[發(fā)明專利]具有低本征延遲的相移電路

有效

• 申請?zhí)枺?/td>: 200810128022.0
• 申請日: 2008-07-09
• 公開（公告）號: CN101355350A
• 公開（公告）日: 2009-01-28
• 發(fā)明（設(shè)計）人: A·恩格仁
• 申請（專利權(quán)）人: 阿爾特拉公司
• 主分類號: H03K5/13
• 分類號: H03K5/13;H03K5/14
• 代理公司: 北京紀(jì)凱知識產(chǎn)權(quán)代理有限公司
• 代理人: 趙蓉民

1.一種相移電路，其包括：

提供第一延遲的第一延遲電路，其中所述第一延遲包括第一本征延遲和第一有意延遲；

提供匹配延遲的一個延遲匹配電路，其中所述匹配延遲與所述第一本征延遲匹配；和

提供第二延遲的第二延遲電路，其中所述第二延遲包括第二本征延遲和第二有意延遲，其中所述第二本征延遲與所述第一本征延遲匹配而且所述第二有意延遲的長度是所述第一有意延遲的一半。

2.根據(jù)權(quán)利要求1所述的相移電路，進一步包括：

一控制電路，其基于所述第一延遲和所述匹配延遲控制所述第一延遲電路。

3.根據(jù)權(quán)利要求2所述的相移電路，

其中所述控制電路基于所述第一延遲和所述匹配延遲控制所述第二延遲電路。

4.根據(jù)權(quán)利要求2所述的相移電路，進一步包括：

一相位檢測器，其被耦合到所述第一延遲電路、所述延遲匹配電路和所述控制電路，其中所述相位檢測器檢測所述第一延遲電路和所述匹配延遲電路的輸出之間的相位差異，而且向所述控制電路提供關(guān)于所述相位差異的信息。

5.根據(jù)權(quán)利要求3所述的相移電路，其中所述第一延遲電路包括：

第一延遲鏈，其中所述第一延遲鏈接收一個輸入信號并且產(chǎn)生第一組多個輸出信號，其中所述第一組多個輸出信號是所述輸入信號的延遲版本；

第一選擇器，其被耦合到所述第一延遲鏈，其中所述第一選擇器從所述第一組多個輸出信號中選擇一個輸出信號，其中所述第一選擇?器具有第一選擇器本征延遲；

第二延遲鏈，其中所述第二延遲鏈接收所述一個輸出信號并且產(chǎn)生第二組多個輸出信號，其中所述第二組多個輸出信號是所述一個輸出信號的延遲版本；及

第二選擇器，其被耦合到所述第二延遲鏈，其中所述第二選擇器從所述第二組多個輸出信號中選擇一個輸出信號，其中所述第二選擇器具有第二選擇器本征延遲；

其中所述第一本征延遲包括所述第一選擇器本征延遲和第二選擇器本征延遲。

6.根據(jù)權(quán)利要求5所述的相移電路，其中所述第二延遲電路包括：

第三選擇器，其被耦合到所述第一延遲鏈，其中所述第三選擇器從所述第一組多個輸出信號中選擇一個輸出信號；

半單元延遲元件，其被耦合到所述第三選擇器；及

第四選擇器，其被耦合到所述第三選擇器和所述半單元延遲元件。

7.根據(jù)權(quán)利要求6所述的相移電路，進一步包括：

一反相器，其被耦合到所述第一延遲電路，其中所述反相器將所述第二組多個輸出信號的所述一個輸出信號反相。

8.根據(jù)權(quán)利要求7所述的相移電路，進一步包括：

耦合到所述匹配延遲電路的第一緩沖器；及

耦合到所述第四選擇器的第二緩沖器；

其中所述第一緩沖器的輸出是參考信號，第二緩沖器的輸出是第二延遲信號，所述輸入信號具有百分之五十的占空比，所述第二組多個輸出信號中的所述一個輸出信號相對于所述參考信號相位移動180度，所述反相器的輸出與所述參考信號的相位相同，而且所述第二延遲信號相對于所述參考信號相位移動90度。

9.一種雙時鐘脈沖產(chǎn)生器，其包括權(quán)利要求1所述的相移電路。?

10.一種可編程邏輯器件，其包括權(quán)利要求1所述的相移電路。

11.一種包括可編程邏輯器件的數(shù)字系統(tǒng)，所述可編程邏輯器件包括權(quán)利要求1所述的相移電路。

12.一種產(chǎn)生相移信號的方法，其包括：

將輸入信號延遲第一延遲，用以提供第一延遲信號，其中所述第一延遲包括第一本征延遲和第一有意延遲；

匹配所述第一本征延遲用以提供參考信號，其中所述匹配包括用與所述第一本征延遲匹配的延遲來延遲所述輸入信號，并且其中，相對于所述參考信號，所述第一延遲信號被延遲所述第一有意延遲；和

以第二延遲來延遲所述輸入信號用以提供第二延遲信號，其中所述第二延遲包括第二本征延遲和第二有意延遲，所述第二本征延遲與所述第一本征延遲匹配，所述第二有意延遲是所述第一有意延遲的一半，而且所述第二延遲信號相對于所述參考信號被延遲所述第一有意延遲的一半。