[發明專利]熔絲感應電路

有效

• 申請號: 200810116052.X
• 申請日: 2008-07-02
• 公開（公告）號: CN101620889A
• 公開（公告）日: 2010-01-06
• 發明（設計）人: 楊家奇;滕顯慧;黃強;李智;高立群
• 申請（專利權）人: 中芯國際集成電路制造（北京）有限公司
• 主分類號: G11C17/16
• 分類號: G11C17/16
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 李 麗

技術領域

本發明涉及一種熔絲感應電路。

背景技術

熔絲(fuse)被廣泛應用于半導體集成電路中的模擬電路或數字電路中，通 過熔斷熔絲來進行資料存儲或系統設定等。傳統的熔絲包括有以大電流熔斷 的金屬熔絲(Metal?Fuse)或復晶硅熔絲(Polysilicon?Fuse)，以及以激光熔斷之金 屬熔絲(Laser?Fuse)。現在，提供了一種新型的可通過電子遷移實現的電式可 編程熔絲(Electrically-Programmable?Fuse，e-fuse)。通常情況下，可通過在編程 電路中提供較高的編程電壓或編程電流來熔斷熔絲，完成編程。熔絲通常被 認為是開路，實際上，熔絲在被熔斷后，并非是真正的開路，只是因為其阻 值非常大而被認為是開路。熔絲的狀態(未編程或已編程)可通過感應電路檢測 熔絲的阻值來進行判定(在未編程狀態下熔絲的阻值較小，而在已編程狀態下 熔絲的阻值將會非常大)，而熔絲的阻值可在感應電路的輸出信號中得到反映。 感應電路的輸出信號是與熔絲的阻值相對應，舉例來說，若感應電路的輸出 信號是高電平，則可以判定熔絲為小阻值，即其狀態為未編程；若感應電路 的輸出信號是低電平，則可以判定熔絲為大阻值，即其狀態為已編程。

專利號為7,158,435的美國專利文件公開了一種“熔絲電路與半導體集成 電路裝置”，其提供了一種熔絲電路，如圖1所示，包括有PMOS晶體管11、 12，NMOS晶體管13、14、15，熔絲16、以及反相器17、18，其中，PMOS晶 體管11、NMOS晶體管13、14構成一電路分支，而PMOS晶體管12、NMOS晶 體管15、及熔絲16構成另一電路分支。PMOS晶體管11與NMOS晶體管13的節 點以及PMOS晶體管12與NMOS晶體管15的節點所產生的信號通過反相器17、 18予以輸出。上述專利文件中，需要提供比工作電壓或工作電流大得多的編 程電壓或編程電流來熔斷熔絲完成編程，舉例來講，所述編程電壓為4.5V， 該值相對于一般2.5～3.3V的工作電壓明顯偏高。而較高的編程電壓(電流)需要 通過在集成電路中額外提供一獨立電源來實現，這不僅增加了系統復雜度及 成本，更會因所提供的編程電壓(電流)過高而對其他半導體元件的正常運行產 生不良影響。另外，上述感應電路用于檢測熔絲阻值的靈敏度也較低，一般 熔斷后的熔絲阻值都在幾兆歐姆甚至是上百兆歐姆。

專利號為7,183,836的美國專利文件公開了一種“熔絲感應電路”，其提 供了一種熔絲電路，如圖2所示，熔絲電路200包括感應放大電路202及與感應 放大電路202相耦合的后端放大電路204，感應放大電路202更包括參考分支 205及與參考分支205相耦合的至少一熔絲感應分支207。參考分支205由參考 電阻(或熔絲)214、PMOS晶體管210、NMOS晶體管206所構成、熔絲感應分支 207由熔絲216、PMOS晶體管212、NMOS晶體管208所構成，而后端放大電路 204由電阻224、PMOS晶體管226、NMOS晶體管222所構成，熔絲電路200是 與電壓232(Vcc)及230(Vss)相耦合。后端放大電路204可對參考分支205與熔絲 感應分支207的電流差予以放大，通過偵測熔絲感應分支207的輸出信號250， 即可判定熔絲電路200是否熔斷及哪一個電路分支(參考分支205或熔絲感應分 支207)產生了熔斷。與7,158,435號專利文件類似，在7,183,836號專利文件中仍 要求提供較高的編程電壓或編程電流來熔斷熔絲，相對于一般2.5～3.3V的工作 電壓而言仍嫌偏高。

發明內容

本發明提供一種熔絲感應電路，增加熔絲感應的靈敏度，可適應較低的 編程電壓。

本發明提供一種熔絲感應電路，包括：

放大單元，包括第一、第二輸入及第一、第二輸出；

熔絲，包括與第一節點連接的第一端及與所述放大單元的第一輸入連接 的第二端，所述第一節點與電源電壓連接；

參考電阻，包括與第二節點連接的第一端及與所述放大單元的第二輸入 連接的第二端，由感應控制信號控制第二節點與電源電壓之間通路的開啟或 關閉；

切換單元，連接在所述放大單元的第一輸入與第二輸入之間，由反相感 應控制信號控制其開啟或關閉，所述切換單元在開啟時使線路導通，供放大 單元將第一輸入與第二輸入的信號進行放大；