[發明專利]存儲控制裝置及其控制方法

有效

• 申請號: 200810108902.1
• 申請日: 2008-06-06
• 公開（公告）號: CN101354632A
• 公開（公告）日: 2009-01-28
• 發明（設計）人: 小賀努
• 申請（專利權）人: 株式會社日立制作所
• 主分類號: G06F3/06
• 分類號: G06F3/06;G06F1/32
• 代理公司: 北京銀龍知識產權代理有限公司
• 代理人: 許靜

技術領域

本發明涉及存儲控制裝置及其控制方法，尤其適用于作為存儲設備而采用了閃速存儲器(Flash?Memory)的存儲控制裝置。

背景技術

以往，作為存儲控制裝置中的存儲設備，使用半導體存儲器或硬盤驅動器。半導體存儲器具有存取速度快、小型、低功耗以及高可靠性的優點，但是具有每單位比特的成本比硬盤驅動器高得多的缺點。另一方面，硬盤驅動器具有與半導體存儲器相比存取速度快、大型、高功耗以及低可靠性的缺點，但是具有每單位比特的成本與半導體存儲器相比低得多的優點。

因此，近年來，作為存儲系統中的存儲設備，硬盤驅動器成為主流。與之相伴，不斷進行與硬盤驅動器相關的技術革新，硬盤驅動器中的每單位面積的存儲容量也飛速增長。

另外，關于作為硬盤驅動器的弱點的可靠性，通過RAID(RedundantArrayofInexpensive/Independent?Disks)技術的應用而得到了提高。

但是，近年來，作為可以自由進行數據的重寫、并且即使切斷電源數據也不消失的半導體存儲器的閃速存儲器，作為存儲設備得到了廣泛利用。這種閃速存儲器與硬盤驅動器相比電源的接通·斷開速度非常快，達到幾十μs，隨著在市場上的普及，閃速存儲器的單位比特成本也下降了。

因此，為了將具有這種特征的閃速存儲器應用于存儲系統來實現低功耗的存儲系統，在專利文獻1和非專利文獻1中公開了與MAID(Massive?Array?ofIdle?Disks)相關的技術。

【專利文獻1】美國專利申請公開第2004/0054939號說明書

【非專利文獻1】Dennis?Colarelli，Dirk?Grunwald，and?Michael?Neufeld，“TheCase?for?Massive?Arrays?of?Idle?Disks(MAID)”、[online]、平成14年1月7日、USENIX(美國)、[平成17年8月5日檢索]、因特網<URL:http://www.usenix.org/publicatons/library/proceedings/fast02/wips/colarelli.pdf>

但是，在專利文獻1和非專利文獻1的技術中，在存儲系統中限定MAID技術的應用目的地，因此存在無法同時實現低功耗和維持高性能的問題。

另外，閃速存儲器僅可以保證10萬次左右的寫入次數。因此，在采用閃速存儲器作為存儲系統的存儲設備時，也需要采取考慮了閃速存儲器特性的對策。

發明內容

考慮到以上問題而做出本發明，提出通過在維持性能的同時也抑制功耗，可以實現大容量下的低功耗的存儲控制裝置以及控制方法。

為了解決相關問題，本發明作為與主機裝置連接的存儲控制裝置，其特征在于，具備：具有存儲來自主機裝置的數據的多個非易失性存儲器的多個非易失性存儲器模塊；以及通過控制非易失性存儲器模塊的電源來控制來自主機裝置的數據的輸入輸出的非易失性存儲器控制部，當根據來自主機裝置的數據的讀寫請求，在規定的時刻對指定的非易失性存儲器模塊進行數據的讀寫時，非易失性存儲器控制部僅對指定的非易失性存儲器模塊的電源進行接通控制。

結果，在通常時候對非易失性存儲器模塊的電源進行切斷控制，并且僅在必要時對非易失性存儲器模塊的電源進行接通控制，因此，可以在維持閃速存儲器的性能的同時抑制存儲系統整體的功耗。

另外，本發明作為與主機裝置連接的存儲控制裝置的控制方法，其特征在于，存儲控制裝置具備：具有存儲來自主機裝置的數據的多個非易失性存儲器的多個非易失性存儲器模塊；以及通過控制非易失性存儲器模塊的電源來控制來自主機裝置的數據的輸入輸出的非易失性存儲器控制部，存儲控制裝置的控制方法具有以下步驟：當根據來自主機裝置的數據的讀寫請求，在規定的時刻對指定的非易失性存儲器模塊進行數據的讀寫時，非易失性存儲器控制部僅對指定的非易失性存儲器模塊的電源進行接通控制。

結果，在通常時候對非易失性存儲器模塊的電源進行切斷控制，并且僅在必要時對非易失性存儲器模塊的電源進行接通控制，因此，可以在維持閃速存儲器的性能的同時抑制存儲系統整體的功耗。

根據本發明，使用搭載了作為電源接通·斷開速度快的非易失性介質的閃速存儲器的存儲系統，僅在必要時進行接通閃速存儲器的電源的控制，因此可以實現大容量并且低功耗的存儲系統。

附圖說明

圖1是表示第一實施方式的存儲控制裝置的外觀概略結構的立體圖。

圖2是表示第一實施方式的閃速存儲器組件的結構圖。