[發明專利]制造晶片級封裝的方法無效
| 申請號: | 200810099766.4 | 申請日: | 2008-06-04 |
| 公開(公告)號: | CN101404258A | 公開(公告)日: | 2009-04-08 |
| 發明(設計)人: | 田亨鎮;李成;權寧度;李鐘潤;姜埈錫;樸升旭 | 申請(專利權)人: | 三星電機株式會社 |
| 主分類號: | H01L21/48 | 分類號: | H01L21/48;H01L21/60 |
| 代理公司: | 北京康信知識產權代理有限責任公司 | 代理人: | 章社杲;李丙林 |
| 地址: | 韓國*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 制造 晶片 封裝 方法 | ||
相關申請的交叉引用
本申請要求于2007年10月2日向韓國知識產權局提交的韓國專利申請第10-2007-0099228號的優先權,將其全部披露內容結合于此作為參考。
技術領域
本發明涉及一種制造晶片級封裝的方法。
背景技術
與電子設備向提供更高性能的更輕、更薄且更小的產品趨勢同步,安裝在封裝(封裝件)中的半導體芯片的尺寸變得更小且容量更大。因此,作為置于半導體芯片表面上的部分且通過其可以傳遞外部信號的焊盤在尺寸和間距方面也在減小,并且以各種構造安排(布置)。這樣,形成用于連接焊盤與印刷電路板的鍵合引線(鍵合線,bonding?wires)的方法(工藝)變得越來越復雜。
為了克服用于形成鍵合引線的方法中的困難,已經提出了一種焊盤重分布技術(pad?redistribution?technique),利用該技術可以將焊盤的位置重新分布成有利于形成鍵合引線的方法的結構。該焊盤重分布技術可以包括在精加工晶片(修整晶片)上順序地形成絕緣膜圖案、種子(晶種)金屬膜、光敏膜圖案(感光膜圖案)、以及金屬圖案等,以將該焊盤的位置重新分布至期望的位置。
在低端產品(low?end?product)的情況下,單層重分布(再分布)可以在成本降低方面提供優勢,但在高性能、高功能性芯片(die)的情況下,由于需要許多I/O(輸入/輸出),因此對于電連接可能需要多個重分布層。
圖1至圖3示出了對于重分布的每一層,利用根據現有技術的半導體工藝形成的晶片級封裝。
首先,如圖1所示,該晶片可以被弄平,并且,可以形成具有通孔的BCB(苯并環丁烯)層,然后,如圖2所示,可以實施施加光刻膠(光致抗蝕劑)、曝光、顯影、以及蝕刻UBM(底部勢壘金屬(under-barrier?metal))的工藝,以形成從鍵合焊盤(bonding?pad)延伸至新的凸塊焊盤的流道(runner)。接著,如圖3所示,可以堆疊第二BCB層以保護該流道,并且最后,可以在晶片上形成焊料凸塊(solder?bump)。
然而,由于通過半導體工藝制造重分布層的高成本,因此可能需要高的制造成本以形成多個重分布層,這在大規模生產中引起問題。
發明內容
本發明提供了一種制造晶片級封裝的方法,其可以降低由通過半導體工藝形成的昂貴的重分布層引起的制造成本的增加。
本發明的一個方面提供了一種制造晶片級封裝的方法,該方法包括:在晶片基板(襯底)上堆疊絕緣層;在該絕緣層中加工通孔;在該絕緣層上形成種子層;在該種子層上形成與重分布圖案具有對應關系的抗鍍層(電鍍抗蝕劑,plating?resist);通過電鍍形成包括用于外部接觸的端子(terminal)的重分布圖案;以及將導電球連接至端子。
在堆疊絕緣層之前,該方法可以進一步包括:穿透基板以便形成空腔(cavity);將粘附層附著到基板的一側;以及通過在空腔中插入晶片基板而將該晶片基板放置在粘附層的一側上。
在某些具體實施方式中,在附著粘附層之后,該方法可以進一步包括:在粘附層的另一側上形成承載層(carrier?layer)。
在形成重分布圖案之后,該方法可以進一步包括:除去抗鍍層;涂覆PSR(光成像阻焊)油墨,以便覆蓋絕緣層和包括端子的重分布圖案;以及選擇性地除去PSR,以便暴露出端子。
在連接導電球之前,該方法還可以包括:在端子上形成防止端子氧化的鈍化層。
在某些具體實施方式中,在連接導電球之前,還可以包括分離粘附層和承載層的操作。
在根據本發明某些具體實施方式的制造晶片級封裝的方法中,可以使用便宜的PCB工藝(方法)來形成多個重分布層,以便可以降低工藝成本。在利用半導體制造工藝實施第一重分布層后,可利用PCB工藝繼續實施第二層,以提高制造過程的穩定性和效率。
本發明的其他方面和優點將在下面的描述中部分地進行闡述,并且可以部分地通過描述變得顯而易見,或可以通過實施本發明而獲知。
附圖說明
圖1、圖2、以及圖3是示出了利用根據現有技術的半導體工藝制造的晶片級封裝的示圖。
圖4是示出了根據本發明一個方面的制造晶片級封裝的方法的流程圖。
圖5、圖6、圖7、圖8、圖9、圖10、圖11、圖12、圖13、圖14、圖15、圖16、圖17、圖18、圖19、圖20以及圖21是表示根據本發明一個方面的制造晶片級封裝的方法的示圖。
具體實施方式
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于三星電機株式會社,未經三星電機株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810099766.4/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:大型機件焊縫的局部電鍍法
- 下一篇:乳源抗高血壓7肽串聯基因及其合成方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





