[發明專利]用于非易失性存儲器的自動節電待機控制的裝置和方法

有效

• 申請號: 200810099547.6
• 申請日: 2003-10-29
• 公開（公告）號: CN101276647A
• 公開（公告）日: 2008-10-01
• 發明（設計）人: 克里斯托弗·海德;恩里科·卡列里
• 申請（專利權）人: 英特爾公司
• 主分類號: G11C16/30
• 分類號: G11C16/30;G06F1/32
• 代理公司: 永新專利商標代理有限公司
• 代理人: 王英

1.一種設備，包括：

非易失性存儲器陣列；和

節電電路，所述節電電路在所述非易失性存儲器陣列的輸入沒有改變的情況下，把所述非易失性存儲器陣列置入待機模式。

2.如權利要求1所述的設備，其中所述輸入沒有改變包括沒有對所述非易失性存儲器陣列的訪問。

3.如權利要求1所述的設備，其中所述輸入沒有改變包括所述非易失性存儲器陣列的地址線上沒有活動。

4.如權利要求1所述的設備，其中所述節電電路控制所述待機模式的操作，無需處理器的介入。

5.如權利要求1所述的設備，其中所述節電電路根據提供給所述非易失性存儲器陣列的芯片使能輸入、地址輸入和單元選擇輸入中的至少一個，提供芯片使能輸出，以控制所述待機模式。

6.如權利要求1所述的設備，其中所述節電電路包括：

至少一個地址轉換探測器，所述地址轉換探測器探測所述非易失性存儲器陣列的輸入沒有改變。

7.如權利要求6所述的設備，其中所述節電電路包括：

延遲元件，所述延遲元件用于在所述非易失性存儲器陣列的單元選擇輸入上引入延遲；和

邏輯電路，所述邏輯電路根據來自所述延遲元件的經延遲的單元選擇輸入和來自所述地址轉換探測器的輸出，以提供芯片使能輸出來控制所述待機模式。

8.如權利要求1所述的設備，所述節電電路通過修改的芯片使能輸入來控制所述待機模式。

9.一種方法，包括：

判斷對存儲器陣列的輸入是否被改變；以及

在所述輸入沒有被改變的情況下，將所述存儲器陣列置入待機模式。

10.如權利要求9所述的方法，還包括在預定的一段時間后，在所述輸入沒有被改變的情況下，執行所述置入。

11.如權利要求9所述的方法，其中所述判斷包括判斷所述存儲器置陣列的地址輸入上是否有活動。

12.如權利要求9所述的方法，還包括判斷所述存儲器陣列是否被選中，以及在所述存儲器陣列沒有被選中時，執行所述置入。

13.如權利要求9所述的方法，還包括判斷所述存儲器陣列是否利用單元選擇輸入被選中，以及在所述單元選擇輸入指示所述存儲器陣列沒有被選中時，執行所述置入。

14.如權利要求13所述的方法，還包括在所述單元選擇輸入上引入延遲。

15.如權利要求9所述的方法，其中所述置入包括將所述存儲器陣列置入待機模式，而不需要處理器的介入。

16.一種設備，包括：

無線收發機；

非易失性存儲器陣列；和

節電電路，所述節電電路在所述非易失性存儲器陣列的輸入沒有被改變的情況下，把所述非易失性存儲器陣列置入待機模式。

17.如權利要求16所述的設備，所述節電電路在所述非易失性存儲陣列沒有通過單元選擇輸入被選中的情況下，將所述非易失性存儲器陣列置入待機模式。

18.如權利要求16所述的設備，所述節電電路包括：

延遲元件，所述延遲元件用于在所述非易失性存儲器陣列的單元選擇輸入上引入延遲。

19.如權利要求16所述的設備，所述節電電路包括：

至少一個地址轉換探測器，所述地址轉換探測器探測所述非易失性存儲器陣列的輸入沒有改變。

20.如權利要求16所述的設備，所述節電電路根據提供給所述非易失性存儲器陣列的芯片使能輸入、地址輸入和單元選擇輸入中的至少一個，提供芯片使能輸出，以控制所述待機模式。