[發明專利]鎢材料的原子層沉積有效
| 申請號: | 200810099485.9 | 申請日: | 2008-05-15 |
| 公開(公告)號: | CN101308794A | 公開(公告)日: | 2008-11-19 |
| 發明(設計)人: | 阿米特·卡恩德爾沃爾;馬德赫·穆特;阿維格尼諾斯·V·格拉托斯;吳凱 | 申請(專利權)人: | 應用材料股份有限公司 |
| 主分類號: | H01L21/3205 | 分類號: | H01L21/3205;H01L21/768;C23C16/52;C23C16/06 |
| 代理公司: | 北京律誠同業知識產權代理有限公司 | 代理人: | 徐金國 |
| 地址: | 美國加利*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 材料 原子 沉積 | ||
技術領域
本發明的實施方式涉及襯底的處理,更具體地,涉及使用氣相沉積工藝在襯底上沉積鎢層。
背景技術
半導體處理工業,以及其他應用襯底處理技術的工業,不斷努力追求更大的產量同時增加在具有更大表面面積的襯底上沉積層的均勻性。這些相同因素與新材料結合還提供襯底的每單位面積電路的更高集成度。隨著電路集成度增加,對更大的均勻性和工藝控制相關層厚度的需要也增加。因此,已經開發了各種技術以低成本高效率的方式在襯底上沉積層,同時維持對該層的特征的控制。
化學氣相沉積(CVD)是一種用于在襯底上沉積層的最常用沉積工藝。CVD是流量相關沉積技術,其要求精確控制襯底溫度和導入到處理腔室的前驅物以便形成均勻厚度的所需層。這些要求隨著襯底尺寸的增加變得更加關鍵,致使需要更加復雜的腔室設計和氣體流動技術以維持充分的均勻性。
具有優異階梯覆蓋的CVD的一種變體是循環(cyclical)沉積或原子層沉積(ALD)。循環沉積是基于原子層外延(ALE)并應用化學吸附方法以在連續循環中將前驅物分子輸送到襯底表面上。該循環將襯底表面暴露于第一前驅物、凈化氣體、第二前驅物和凈化氣體。第一和第二前驅物反應以在襯底表面上形成產物化合物的薄膜。重復該循環以形成預期厚度的層。
在高沉積速率下形成薄膜層同時提供充分的階梯覆蓋是矛盾的特征,通常需要犧牲一個特征來獲得另一特征。當互連由電介質層分開的相鄰金屬層的接觸(contact)形成期間難熔金屬層沉積在間隙或過孔上時,這種矛盾尤其存在。歷史上來看,CVD技術已經被應用于沉積導電材料諸如難熔金屬以便經濟且快速形成接觸。由于半導體電路不斷增加集成度,鎢基于優異的階梯覆蓋而被使用。因此,應用CVD技術沉積鎢由于該工藝的高產量而在半導體處理中享有廣泛的應用。
然而,通過傳統的CVD方法沉積鎢,附帶有多個缺點。例如,ALD工藝在含高縱深比(例如,20)的過孔中沉積鎢膜,然而傳統的CVD工藝通常將造成相似的過孔“封口”(pinch-off)且不完全填充。另外,在半導體晶片上鎢層的覆蓋沉積在低于400℃下是耗時的。鎢的沉積速率通過將沉積溫度升高到,例如,約500℃到約550℃而增加。然而,這種較高的溫度范圍可能折衷形成的集成電路的下覆部分的結構和操作完整性。在制造工藝期間使用鎢還不利于光刻步驟,原因在于其導致相對高的粗糙度表面,具有硅的70%或更少的反射率(厚度和波長相關)。另外,鎢還被證實難以均勻沉積。不良的表面均勻性通常增加膜電阻率。
因此,需要一種應用ALD工藝沉積具有良好均勻性、沒有或最少污染物,以及高電導率或低電阻率的含鎢材料的改進方法。
發明內容
本發明實施方式提供一種用于沉積含鎢材料的改進工藝。該工藝使用浸泡(soak)工藝和氣相沉積工藝,諸如原子層沉積(ALD)以提供具有顯著改善的電導率、表面均勻性、以及產物產量的含鎢材料。在一個實施方式中,提供一種用于在襯底上形成含鎢材料的方法,該方法包括在工藝腔室內放置襯底,其中該襯底包含沉積在其上的下覆層(underlayer),在原子層沉積工藝期間將襯底順序暴露于鎢前驅物和還原氣體以在下覆層上沉積鎢成核層,其中還原氣體包括約40∶1或以上的氫氣/氫化物流速比,以及在鎢成核層上沉積鎢塊層(bulk?layer)。還原氣體包括氫化物,諸如硅烷、乙硅烷、乙硼烷、磷化氫及其衍生物或組合物。
在一些實施例中,還原氣體的氫氣/氫化物流速比是約100∶1或以上,諸如約500∶1或以上,諸如約800∶1、約1000∶1、約1200∶1或以上。氫化物的流速可在從約1sccm到約40sccm的范圍,優選地,從約3sccm到約30scmm,以及更優選地,從約5sccm到約15sccm。還原氣體包含具有流速從約1slm到約20slm的范圍的氫氣,優選地,從3slm到約15slm,更優選地,從約5slm到約10slm。
在一些實施方式中,該方法進一步包括在沉積鎢成核層之前,在預浸泡工藝期間將下覆層暴露于包含還原試劑的預浸泡氣體中。在其他實施方式中,該方法可包括在后浸泡工藝期間將鎢成核層暴露于包含還原試劑的后浸泡氣體中。該還原試劑可包括硅烷、乙硅烷、乙硼烷、磷化氫及其衍生物或組合。襯底可暴露于還原試劑的時間長度從約5秒到約60秒的范圍內,優選地,從約10秒到約30秒,更優選地,從約15秒到約20秒。在一些實施例中,預浸泡氣體或后浸泡氣體可獨立包含約40∶1或以上的氫氣/氫化物流速比,諸如約100∶1、約500∶1、約800∶1、約1000∶1、約1200∶1或以上。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于應用材料股份有限公司,未經應用材料股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810099485.9/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:轉向轉角記憶指示方法及其指示盤
- 下一篇:半導體器件制造方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





