[發明專利]掩模布局方法、半導體器件及其制造方法

無效

• 申請號: 200810097071.2
• 申請日: 2008-05-12
• 公開（公告）號: CN101304025A
• 公開（公告）日: 2008-11-12
• 發明（設計）人: 李相熙;曹甲煥
• 申請（專利權）人: 東部高科股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/146;H01L23/00;H01L21/00;H01L21/82;G03F1/14
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 鄭小軍

技術領域

本發明涉及半導體領域，尤其涉及掩模布局方法、半導體器件以及用于制造該半導體器件的方法。

背景技術

半導體器件通常為多層結構。一般使用沉積工藝或濺射工藝形成這種多層結構中的每一層，并隨后使用光刻工藝進行圖案化。

然而，存在以下情景，即由于半導體器件的襯底上圖案尺寸和圖案密度的差異而導致的一些問題，因此開發了一起形成主圖案和虛設圖案的方法。

發明內容

本發明的實施例提供一種掩模布局方法、半導體器件以及用于制造該半導體器件的方法，其中該半導體器件的制造方法使用通過該掩模布局方法形成的掩模。根據本發明的實施例，提供具有新形狀的虛設圖案。

根據本發明實施例，提供了能夠生成一致圖案的主題掩模布局方法。

根據本發明實施例，提供了能夠增強圖案密度的掩模布局方法。

根據本發明實施例，提供了能夠簡化設計工藝和制造工藝的掩模布局方法。

根據本發明實施例的半導體器件包括：主圖案，其位于襯底上；第一虛設圖案，其位于所述主圖案的側邊，所述第一虛設圖案具有開放的內部區域；以及第二虛設圖案，其位于所述第一虛設圖案的所述開放內部區域上。

根據本發明實施例的制造半導體器件的方法包括以下步驟：在襯底上形成主圖案；形成位于所述主圖案的側邊的第一虛設圖案，在該第一虛設圖案中包括有開放的空間區域；以及形成第二虛設圖案，使所述第二虛設圖案沉積于所述第一虛設圖案的所述開放空間區域上。

根據本發明又一實施例的掩模布局方法可包括以下步驟：形成第一虛設圖案，該第一虛設圖案中包括有開放空間；以及形成位于所述第一虛設圖案的所述開放空間上的第二虛設圖案。

本發明提供一種掩模布局方法，包括以下步驟：形成第一虛設圖案，該第一虛設圖案包括有開放空間；在所述第一虛設圖案的所述開放空間內形成第二虛設圖案，其中形成所述第一虛設圖案的步驟包括：形成第一母虛設圖案；收縮所述第一母虛設圖案以形成第三虛設圖案；以及綜合所述第三虛設圖案和所述第一母虛設圖案，以移除所述第一母虛設圖案與所述第三虛設圖案重疊的部分，從而形成所述第一虛設圖案。

下面結合附圖和說明書詳細描述本發明的一個或多個實施例，以使本發明說明書、附圖以及權利要求中的其他特征更加容易理解。

附圖說明

圖1為根據本發明實施例的半導體器件的平面視圖；

圖2為沿圖1中線I-I’的橫截面視圖。

圖3A至圖3E為用于描述根據本發明實施例的掩模布局方法的示意圖。

具體實施方式

下面，將參考附圖詳細描述掩模布局方法、半導體器件以及用于制造該半導體器件的方法。

在下面的描述中，當提及層(或膜)位于另一層或襯底“上(on)”時，應當理解為該層(或膜)可能直接位于另一層或襯底之上，或者還可能存在插入層。進一步，當提及層位于另一層“下(under)”時，應當理解為該層可能直接位于另一層之下，或者還可能存在一個或多個插入層。此外，當提及層位于兩層“之間(between)”時，應當理解為該層可能為兩層之間的唯一層，或者還可能存在一個或多個插入層。

參考圖1和圖2，根據本發明實施例的半導體器件可包括主圖案101，第一虛設圖案102，以及第二虛設圖案103。主圖案101可沉積于襯底100上。第一虛設圖案102和第二虛設圖案103可圍繞主圖案101的側邊沉積。可圍繞第二虛設圖案103提供第一虛設圖案102。即，提供第一虛設圖案102以圍繞第二虛設圖案103。在一實施例中，第一虛設圖案102是在位于第二虛設圖案103下面的層中圍繞第二虛設圖案103。

這里，第一虛設圖案可為環狀。在本發明的實施例中，第一虛設圖案102可以有四個相連的側邊區域和一個位于其中的開放空間。

在一實施例中，第一虛設圖案102可以為有源層虛設圖案，而第二虛設圖案103可以為形成于該有源層虛設圖案上的多晶(poly)層虛設圖案。

在本發明多個實施例中，由于第一虛設圖案102圍繞第二虛設圖案103，因此能夠提高圖案的一致性。

根據本發明的實施例，因為第一虛設圖案102圍繞第二虛設圖案103，虛設圖案的結構能夠很牢固。

因為能夠保證虛設圖案的一致性，每個圖案的臨界直徑(CD)是固定的(regular)。

根據本發明的多個實施例，圍繞第二虛設圖案103提供的第一虛設圖案102形成了一組(a?set)。因此，能夠簡化掩模布局和制造工藝。

下面，將參考圖1和圖2描述根據本發明實施例的用于制造該半導體器件的方法。