[發明專利]數據存取方法、使用此方法的控制器與存儲系統

有效

• 申請號: 200810096248.7
• 申請日: 2008-05-06
• 公開（公告）號: CN101576853A
• 公開（公告）日: 2009-11-11
• 發明（設計）人: 許智仁;黃意翔
• 申請（專利權）人: 群聯電子股份有限公司
• 主分類號: G06F12/08
• 分類號: G06F12/08;G06F11/10
• 代理公司: 北京市柳沈律師事務所
• 代理人: 蒲邁文

1.一種數據存取方法，其適用于快閃存儲器，該數據存取方法包括：

根據在該快閃存儲器中對應寫入指令中的邏輯地址的欲寫入物理地址， 來產生檢查碼；

將該檢查碼和欲寫入的主數據一起寫入至該欲寫入物理地址中；

依據對應讀取指令中的邏輯地址的欲讀取物理地址，在該快閃存儲器的 物理地址上進行讀取；

從該快閃存儲器的該物理地址中讀取該物理地址中所存儲的檢查碼；

依據所讀取的檢查碼來確認所讀取的該物理地址是否為該欲讀取物理地 址；以及

當判斷該物理地址是該欲讀取物理地址時，傳送該物理地址中所存儲的 主數據。

2.如權利要求1所述的數據存取方法，還包括執行循環冗余檢查碼產生 程序來產生該檢查碼。

3.如權利要求1所述的數據存取方法，還包括將該檢查碼存儲在該欲寫 入物理地址的冗余區中。

4.如權利要求1所述的數據存取方法，還包括：

根據該檢查碼、該寫入指令中的邏輯地址和欲寫入的該主數據產生錯誤 校正碼；以及

將該錯誤校正碼和該寫入指令中的邏輯地址寫入至該欲寫入物理地址 中。

5.如權利要求4所述的數據存取方法，還包括：

從該快閃存儲器的該物理地址中讀取該物理地址中所存儲的檢查碼、邏 輯地址、主數據和錯誤校正碼，依據所讀取的該物理地址中的該錯誤校正碼， 來確認所讀取的檢查碼、邏輯地址與主數據的內容是否正確，

其中當所讀取的檢查碼、邏輯地址與主數據的內容為不正確時，會對所 讀取的檢查碼與主數據進行錯誤校正。

6.如權利要求1所述的數據存取方法，還包括當判斷所讀取的該物理地 址不是該欲讀取物理地址時，重新再讀取一次該欲讀取物理地址。

7.如權利要求1所述的數據存取方法，還包括：

根據寫入指令中的邏輯地址和在該快閃存儲器中對應該寫入指令中的邏 輯地址的欲寫入物理地址來產生檢查碼；

將該檢查碼、該寫入指令中的邏輯地址和欲寫入的主數據一起寫入至該 欲寫入物理地址中；

從該快閃存儲器的該物理地址中讀取該物理地址中所存儲的檢查碼與邏 輯地址；以及

依據所讀取的檢查碼與邏輯地址來驗證該物理地址是否為該欲讀取物理 地址。

8.一種控制器，其適用于具有快閃存儲器的存儲系統，該控制器包括：

快閃存儲器接口，用以存取該快閃存儲器；

緩沖存儲器，用以暫時地存儲數據；

微處理器單元，耦接至該快閃存儲器接口與該緩沖存儲器，用以依據對 應讀取指令中的邏輯地址的欲讀取物理地址，在該快閃存儲器的物理地址上 進行讀取；以及

地址確認模塊，耦接至該微處理器單元，其中該地址確認模塊還包括：

檢查碼產生單元，耦接至該微處理單元，且用以根據在該快閃存儲器中 對應寫入指令中的邏輯地址的欲寫入物理地址來產生檢查碼，其中該微處理 器單元會將該檢查碼和欲寫入的主數據一起寫入至該欲寫入物理地址中；

校驗單元，耦接至該微處理單元，且依據該微處理器單元從該快閃存儲 器的該物理地址中讀取的該檢查碼，驗證所讀取的該物理地址是否為該欲讀 取物理地址，

其中該微處理器單元僅在當該校驗單元判斷所讀取的該物理地址是該欲 讀取物理地址時，才傳送該物理地址中所存儲的主數據。

9.如權利要求8所述的控制器，其中該檢查碼產生單元為循環冗余檢查 碼產生單元，并且該校驗單元為循環冗余檢查校驗單元。

10.如權利要求8所述的控制器，其中該檢查碼存儲在該欲寫入物理地址 的冗余區中。

11.如權利要求8所述的控制器，還包括錯誤校正模塊，耦接至該微處理 器單元，用以依據該檢查碼、該寫入指令中的邏輯地址和欲寫入的該主數據 產生錯誤校正碼，

其中該微處理器單元會將該錯誤校正碼和該寫入指令中的邏輯地址寫入 至該欲寫入物理地址中。