[發明專利]片上變壓器布置

無效

• 申請號: 200810092531.2
• 申請日: 2008-04-18
• 公開（公告）號: CN101290932A
• 公開（公告）日: 2008-10-22
• 發明（設計）人: O·希德里;R·C·塔夫脫
• 申請（專利權）人: 美國國家半導體公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01F38/14
• 代理公司: 北京紀凱知識產權代理有限公司
• 代理人: 沙捷

1.一種布置成接收輸入信號的集成電路布置，其中所述輸入信號包括共模部分和差模部分，所述集成電路包括：

第一接合焊盤，其被耦合到所述集成電路的第一端口；

第二接合焊盤，其被耦合到所述集成電路的第二端口，其中所述第一端口和所述第二端口被布置成接收所述輸入信號；

第一端接阻抗，其被耦合在第一節點和公共節點之間；

第二端接阻抗，其被耦合在第二節點和所述公共節點之間，其中所述公共節點被布置為接地參考電位；

片上變壓器布置，其包括耦合在所述第一接合焊盤和所述第一節點之間的第一電感器以及耦合在所述第二接合焊盤和所述第二節點之間的第二電感器，其中所述第一電感器與所述第二電感器互感耦合，所述片上變壓器被布置成使得所述輸入信號的所述共模部分通過所述第一和第二電感器被有效地經由所述第一和第二端接阻抗短路到所述接地參考電位，并且所述片上變壓器還被布置成使得所述輸入信號的所述差模部分有效地與所述第一和第二端接電阻器阻隔開。

2.如權利要求1所述的集成電路，還包括緩沖器電路，該緩沖器電路包括耦合到所述公共節點使得所述接地參考電位得到緩沖的輸出端口。

3.如權利要求2所述的集成電路，其中所述接地參考電位與以下電壓中的一個相對應：零伏，VDD，VSS，(VDD-VSS)/2，以及參考電壓。

4.如權利要求1所述的集成電路，還包括跟蹤與保持放大器電路，其中所述第一接合焊盤和所述第二接合焊盤被耦合到所述跟蹤與保持放大器電路，使得所述輸入信號的所述差模部分被所述跟蹤與保持放大器電路采樣。

5.如權利要求1所述的集成電路，還包括耦合到所述第一接合焊盤以接收所述輸入信號的第一部分的第一跟蹤與保持放大器電路以及耦合到所述第二接合焊盤以接收所述輸入信號的第二部分的第二跟蹤與保持放大器電路。

6.如權利要求1所述的集成電路，還包括耦合到所述第一接合焊盤和所述第二接合焊盤的模數轉換器，其中所述模數轉換器電路被布置成將所述輸入信號的所述差模部分轉換成數字值。

7.如權利要求1所述的集成電路，還包括耦合到所述第一接合焊盤的第一模數轉換器以及耦合到所述第二接合焊盤的第二模數轉換器，其中所述第一和第二模數轉換器被布置成將所述輸入信號轉換成數字值。

8.如權利要求1所述的集成電路，還包括與所述第一端接阻抗并聯布置的第一電容器以及與所述第二端接阻抗并聯布置的第二電容器。

9.如權利要求1所述的集成電路，其中經由基本同心的電感器布局來布置所述第一電感器和所述第二電感器以進行互感。

10.如權利要求9所述的集成電路，其中所述同心的電感器布局被物理地布置為以下布置中的一種：圓形布置，橢圓布置，方形布置，五邊形布置，六邊形布置，七邊形布置，八邊形布置，或者n邊形布置，其中用于所述第一電感器的線圈與用于所述第二電感器的另一線圈相鄰，以進行互感變壓器耦合。

11.一種用于集成電路的從外部源接收輸入信號的方法，其中所述輸入信號包括共模部分和差模部分，所述方法包括：

在所述集成電路的第一接合焊盤處接收所述輸入信號的第一部分；

在所述集成電路的第二接合焊盤處接收所述輸入信號的第二部分；

經由所述集成電路內的片上變壓器中的第一電感線圈，將所述輸入信號的第一共模部分從所述第一接合焊盤耦合到第一端接阻抗；

經由所述集成電路內的所述片上變壓器中的第二電感線圈，將所述輸入信號的第二共模部分從所述第二接合焊盤耦合到第二端接阻抗；

利用所述片上變壓器中的所述第一電感線圈，將所述輸入信號的第一差模部分與所述第一端接阻抗阻隔開；

利用所述片上變壓器中的所述第二電感線圈，將所述輸入信號的第二差模部分與所述第二端接阻抗阻隔開；

將所述片上變壓器中的所述第一電感線圈與所述第二電感線圈磁耦合，其中通過所述片上變壓器同時改善所述集成電路的帶寬和共模抑制。

12.如權利要求11所述的方法，還包括：經由與所述第一端接阻抗并聯耦合的第一電容器來減小所述輸入信號的所述第一共模部分的帶寬，以及經由與所述第二端接阻抗并聯耦合的第二電容器來減小所述輸入信號的所述第二共模部分的帶寬。