[發明專利]半導體器件及其制造方法

無效

• 申請號: 200810092211.7
• 申請日: 2008-04-17
• 公開（公告）號: CN101290936A
• 公開（公告）日: 2008-10-22
• 發明（設計）人: 張炳琸
• 申請（專利權）人: 東部高科股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 鄭小軍

1.一種半導體器件，包括：

第一導電型阱，位于半導體襯底內；

第二導電型阱，位于所述第一導電型阱上；

第一溝槽，穿過所述第二導電型阱和一部分的所述第一導電型阱；

柵極，位于所述第一溝槽內，其中柵極電介質位于所述第一溝槽的壁與 所述柵極之間；

第一導電型源極區，位于所述第二導電型阱上并圍繞所述柵極的橫向表 面；

第二導電型體區，位于所述第二導電型阱上并圍繞所述第一導電型源極 區的橫向表面；

共同漏極，設置于所述柵極與至少一個相鄰柵極之間，其中所述共同漏 極連接到所述第一導電型阱；

高濃度第一導電型埋層，位于所述第一導電型阱之下；以及

高濃度第一導電型插塞，位于所述共同漏極與所述第一導電型埋層之間，

其中所述共同漏極設置于第二溝槽內，其中所述第二溝槽穿過所述第二 導電型阱和一部分的所述第一導電型阱。

2.根據權利要求1所述的半導體器件，其中所述第二溝槽的寬度范圍為 所述第一溝槽的寬度的1.5到3倍。

3.根據權利要求1所述的半導體器件，進一步包括：在所述第二溝槽內 的第一電介質，位于所述第二溝槽的側壁與所述共同漏極之間。

4.根據權利要求1所述的半導體器件，進一步包括：

漏極多晶硅層，位于所述第二溝槽的側壁上方；

第一電介質，位于所述第二溝槽內的所述第二溝槽的側壁與所述漏極多 晶硅層之間；以及

第二電介質，位于第二溝槽內的所述漏極多晶硅層與所述共同漏極之間。

5.根據權利要求4所述的半導體器件，其中所述柵極電介質和所述第一 電介質中的每一個包括熱氧化層。

6.根據權利要求5所述的半導體器件，其中所述第二電介質包括氧化層。

7.根據權利要求1所述的半導體器件，其中所述共同漏極包括高濃度第 一導電型材料。

8.一種半導體器件的制造方法，包括以下步驟：

在半導體襯底內順序形成第一導電型阱和第二導電型阱；

在位于所述第一導電型阱之下的所述半導體襯底內形成高濃度第一導電 型埋層；

通過除去一部分的所述第二導電型阱和設于該部分的所述第二導電型阱 下的部分所述第一導電型阱，而形成多個第一溝槽；

通過除去一部分的所述第二導電型阱和設于該部分的所述第二導電型阱 下的部分所述第一導電型阱，在所述第一溝槽之間形成第二溝槽；

在每一個所述第一溝槽內形成柵極；

在所述第一導電型阱內形成高濃度第一導電型插塞，以連接所述第一導 電型埋層與共同漏極；

在所述第二溝槽內形成位于所述第一導電型插塞上的共同漏極；以及

在所述柵極與所述共同漏極之間的所述第二導電型阱上，形成第一導電 型源極區和第二導電型體區。

9.根據權利要求8所述的方法，其中所述第二溝槽的寬度大于每個所述 第一溝槽的寬度。

10.根據權利要求8所述的方法，其中形成所述柵極的步驟包括以下步 驟：

在所述第一溝槽內形成柵極電介質；

在所述柵極電介質上形成多晶硅層；以及

將第一導電型雜質離子注入所述多晶硅層以形成柵極電極。

11.根據權利要求8所述的方法，

其中形成所述共同漏極的步驟包括以下步驟：

在所述第二溝槽內形成第一電介質；

除去部分的第一電介質以暴露所述第二溝槽的底表面；

通過將第一導電型雜質離子注入所述第二溝槽的被暴露的底表面形成所 述第一導電型插塞，以連接所述第一導電型埋層；以及

在所述第二溝槽內沉積第一導電型多晶硅層。