[發(fā)明專利]具有非易失性存儲器數(shù)據(jù)傳輸能力的集成電路存儲器系統(tǒng)

無效

• 申請?zhí)枺?/td>: 200810092032.3
• 申請日: 2008-02-01
• 公開（公告）號: CN101256828A
• 公開（公告）日: 2008-09-03
• 發(fā)明（設計）人: 李承源;金起弘;金善券;李炳勛
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 戎志敏

1、一種集成電路器件，包括：

隨機存取存儲器陣列，其中具有多個隨機存取存儲器單元列和第一組多條位線，所述第一組多條位線被電連接到所述多個隨機存取存儲器單元列；

非易失性存儲器陣列，其中具有多個非易失性存儲器單元列和第二組多條位線，所述第二組多條位線被電連接到所述多個非易失性存儲器單元列；和

數(shù)據(jù)傳輸電路，被電連接到所述第一和第二組多條位線，所述數(shù)據(jù)傳輸電路被配置為當把非易失性存儲器數(shù)據(jù)從所述第二組多條位線直接傳輸?shù)剿龅谝唤M多條位線以及把隨機存取存儲器數(shù)據(jù)從所述第一組多條位線直接傳輸?shù)剿龅诙M多條位線時支持所述第一和第二組多條位線之間的直接雙向通信。

2、如權利要求1所述的集成電路器件，進一步包括被電耦合到所述第二組多條位線的頁面緩沖器。

3、如權利要求2所述的集成電路器件，其中所述頁面緩沖器被配置為當啟用所述數(shù)據(jù)傳輸電路以支持把非易失性存儲器數(shù)據(jù)從所述第二組多條位線傳輸?shù)剿龅谝唤M多條位線時利用從所述非易失性存儲器陣列讀取的數(shù)據(jù)來驅動所述第二組多條位線。

4、如權利要求3所述的集成電路器件，其中所述數(shù)據(jù)傳輸電路包括在相應的第一組多條位線和相應的第二組多條位線之間串聯(lián)電連接的多個傳輸門。

5、如權利要求1所述的集成電路器件，其中所述數(shù)據(jù)傳輸電路包括在相應的第一組多條位線和相應的第二組多條位線之間串聯(lián)電連接的多個傳輸門。

6、如權利要求1所述的集成電路器件，進一步包括被電連接到所述第一組多條位線的隨機存取存儲器頁面緩沖器。

7、如權利要求6所述的集成電路器件，其中所述隨機存取存儲器頁面緩沖器被配置為當啟用所述數(shù)據(jù)傳輸電路以支持把非易失性存儲器數(shù)據(jù)從所述第二組多條位線傳輸?shù)剿龅谝唤M多條位線時從所述非易失性存儲器陣列讀取數(shù)據(jù)。

8、如權利要求1所述的集成電路器件，進一步包括多個三態(tài)反相器和與所述隨機存取存儲器陣列相關聯(lián)的第一組多條互補位線，所述三態(tài)反相器具有分別被電連接相應的第一組多條位線和相應的第一組多條互補位線的輸入和輸出。

9、如權利要求8所述的集成電路器件，進一步包括被電連接到所述第一組多條位線和第一組多條互補位線的讀出放大器陣列。

10、一種集成電路芯片，包括：

隨機存取存儲器件，包括多個隨機存取存儲器單元列、多個三態(tài)反相器和被電連接到所述多個隨機存取存儲器單元列的第一組多條互補位線對，所述三態(tài)反相器具有在相應的第一組多條互補位線對之間電連接的輸入和輸出；

非易失性存儲器件，其中具有多個非易失性存儲器單元列和第二組多條位線，所述第二組多條位線被電連接到所述多個非易失性存儲器單元列；和

數(shù)據(jù)傳輸電路，被電連接到第一組多條互補位線對中真正或互補的位線和所述第二組多條位線，所述數(shù)據(jù)傳輸電路被配置為當把非易失性存儲器數(shù)據(jù)從所述非易失性存儲器件傳輸?shù)剿鲭S機存取存儲器件以及把隨機存取存儲器數(shù)據(jù)從所述隨機存取存儲器件傳輸?shù)剿龇且资源鎯ζ骷r支持在所述第一組多條互補位線對中真正或互補的位線和所述第二組多條位線之間的直接雙向通信。

11、如權利要求10所述的集成電路芯片，進一步包括被電耦合到所述第二組多條位線的頁面緩沖器。

12、如權利要求11所述的集成電路芯片，其中所述頁面緩沖器被配置為當啟用所述數(shù)據(jù)傳輸電路以支持把非易失性存儲器數(shù)據(jù)從所述第二組多條位線傳輸?shù)剿龅谝唤M多條互補位線對中真正或互補的位線時利用從所述非易失性存儲器件讀取的數(shù)據(jù)來驅動所述第二組多條位線。

13、如權利要求12所述的集成電路芯片，其中所述數(shù)據(jù)傳輸電路包括在相應的第一組多條互補位線對和相應的第二組多條位線之間串聯(lián)電連接的多個傳輸門。

14、如權利要求10所述的集成電路芯片，進一步包括被電連接到所述第一組多條互補位線對的隨機存取存儲器頁面緩沖器。

15、如權利要求14所述的集成電路芯片，其中所述隨機存取存儲器頁面緩沖器被配置為當啟用所述數(shù)據(jù)傳輸電路以支持把非易失性存儲器數(shù)據(jù)從所述第二組多條位線傳輸?shù)较鄳牡谝唤M多條互補位線對時從所述非易失性存儲器讀取數(shù)據(jù)。