[發明專利]用于可編程邏輯集成電路器件的低功率收發器結構

無效

• 申請號: 200810091499.6
• 申請日: 2008-04-21
• 公開（公告）號: CN101291148A
• 公開（公告）日: 2008-10-22
• 發明（設計）人: S·舒馬拉耶夫;W·翁;T·T·黃;T·M·德蘭;R·G·克利夫
• 申請（專利權）人: 阿爾特拉公司
• 主分類號: H03K19/177
• 分類號: H03K19/177
• 代理公司: 北京紀凱知識產權代理有限公司
• 代理人: 趙蓉民

1.一種可編程邏輯器件集成電路，其包括：

核心電路；和

高速串行接口電路，其包括：

物理介質連接PMA電路；

協議編碼子層PCS電路，其處理在所述PMA電路與所述核心電路之間傳輸中的信號；和

旁路電路，其選擇性地允許信號在所述PMA電路和所述核心電路之間不通過所述PCS電路傳遞。

2.根據權利要求1所述的電路，其進一步包括：

PCS電源電路，其提供運行功率給所述PCS電路；和

其它電源電路，其提供運行功率給所述旁路電路。

3.根據權利要求2所述的電路，其中如果需要所述PCS電路運行，則所述PCS電源電路可連接到外部PCS功率源，并且如果不需要所述PCS電路運行，則所述PCS電源電路可替代地連接到地電位源。

4.根據權利要求3所述的電路，其中所述其它電源電路可連接到另一外部功率源。

5.根據權利要求1所述的電路，其中所述PCS電路包括一時鐘信號輸入，并且其中所述電路進一步包括：

用于選擇性地向所述時鐘信號輸入施加(1)時變的時鐘信號或(2)基本不變信號的電路。

6.根據權利要求5所述的電路，其中所述時變時鐘信號由所述PMA電路產生。

7.根據權利要求1所述的電路，其中所述旁路電路是可編程控制的。

8.根據權利要求5所述的電路，其中用于選擇性地施加的電路是可編程控制的。

9.一種可編程邏輯器件集成電路，其包括：

核心電路；

高速串行接口電路，所述高速串行接口電路包括：

物理介質連接PMA電路，其包括多個模擬電路元件；

協議編碼子層PCS電路，其處理在所述PMA電路和所述核心電路之間傳輸中的信號；

輸入電路，其從外部源接收功率信號；

調節器電路，其從所述功率信號中產生穩定的功率信號；和

與所述模擬電路元件中的至少一個元件相關聯的路由電路，其向該模擬電路元件選擇性地施加所述功率信號或所述穩定的功率信號。

10.根據權利要求9所述的電路，其中所述路由電路是可編程控制的。

11.根據權利要求9所述的電路，其進一步包括：

控制所述路由電路的可編程結構存儲器電路。

12.根據權利要求9所述的電路，其中所述模擬電路元件中的所述至少一個元件包括：

壓控振蕩器電路。

13.根據權利要求9所述的電路，其中所述模擬電路元件中的所述至少一個元件包括：

電荷泵電路。

14.根據權利要求9所述的電路，其中所述模擬電路元件中的所述至少一個元件包括：

相位檢測器電路。

15.根據權利要求9所述的電路，其中所述模擬電路元件中的所述至少一個元件包括：

相位-頻率檢測器電路。

16.根據權利要求9所述的電路，其進一步包括：

用于從第二外部源接收第二功率信號的第二輸入電路，并且其中所述路由電路可以向與所述路由電路相關聯的所述至少一個模擬電路元件選擇性地施加所述第二功率信號，從而進一步替代向該模擬電路元件施加所述功率信號或所述穩定的功率信號。

17.一種可編程邏輯器件集成電路，其包括：

核心電路；和

高速串行接口電路，所述高速串行接口電路包括：

物理介質連接PMA電路；

協議編碼子層PCS電路，其處理在所述PMA電路和所述核心電路之間傳輸中的信號，且具有時鐘信號輸入；和

用于選擇性地向所述時鐘信號輸入施加(1)時變時鐘信號或(2)基本不變信號的電路。

18.根據權利要求17所述的電路，其中所述時變時鐘信號由所述PMA電路產生。

19.根據權利要求17所述的電路，其中用于選擇性地施加的電路是可編程控制的。

20.根據權利要求17所述的電路，其進一步包括：

可編程結構存儲器電路，其控制用于選擇性地施加的所述電路。