[發(fā)明專利]接口控制電路

有效

• 申請?zhí)枺?/td>: 200810091327.9
• 申請日: 2008-04-07
• 公開（公告）號: CN101556572A
• 公開（公告）日: 2009-10-14
• 發(fā)明（設計）人: 林敬雄
• 申請（專利權）人: 聯(lián)詠科技股份有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42;G06F1/04
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 陸 嘉

技術領域

本發(fā)明是有關于一種接口控制電路，且特別是有關于一種低功率消耗及低電路復雜度的接口控制電路。

背景技術

傳統(tǒng)的可攜式產品通常是采用并行傳輸接口。然而，并行傳輸容易導致電磁干擾或是串音干擾(cross?talk)，因此并行傳輸所使用的線材不能太長，且其數據傳輸速度有所限制而不能太高。此外，并行傳輸接口具有復雜的外部電路元件，使得整體電路復雜度過高。而若是改用串行傳輸接口，雖然會具有較佳的抗噪聲干擾能力，但卻會使得整體系統(tǒng)的功率消耗過高。

發(fā)明內容

本發(fā)明是有關于一種接口控制電路，可在高速傳輸模式及低功率傳輸模式中切換以降低功率消耗，并利用時鐘控制電路將同步電路與非同步電路做有效地結合，以降低電路復雜度。

根據本發(fā)明的第一方面，提出一種接口控制電路，包括一物理層接收器、一通道接收器、一橋接電路、一傳送器指令編碼器、一通道傳送器以及一物理層傳送器。物理層接收器用以接收一串行數據，并將串行數據轉換為一并行數據，且依據串行數據而決定以一高速傳輸模式或一低功率傳輸模式傳送并行數據。通道接收器用以接收并解碼并行數據。橋接電路用以輸出解碼后的并行數據。若串行數據包括一讀取指令，傳送器指令編碼器用以編碼并行數據。通道傳送器用以從橋接電路接收一目標并行數據，并依據編碼后的并行數據以低功率傳輸模式傳送目標并行數據。物理層傳送器用以將目標并行數據轉換為一目標串行數據并輸出目標串行數據。

為讓本發(fā)明的上述內容能更明顯易懂，下文特舉一較佳實施例，并配合所附圖式，做詳細說明如下。

附圖說明

圖1繪示依照本發(fā)明較佳實施例的接口控制電路的方框圖。

圖2繪示依照本發(fā)明較佳實施例的接口控制電路的控制協(xié)定波形圖。

圖3繪示依照本發(fā)明較佳實施例的第一時鐘控制電路的電路圖。

圖4繪示依照本發(fā)明較佳實施例的第二時鐘控制電路的電路圖。

主要元件符號說明：

100：接口控制電路

110：物理層接收器

120：通道接收器

130：橋接電路

140：傳送器指令編碼器

150：通道傳送器

160：物理層傳送器

170：接收器輸入/輸出控制單元

180：傳送器輸入/輸出控制單元

202：序列

300：第一時鐘控制電路

302：第一切換裝置

304：第二切換裝置

306：第三切換裝置

308：第一延遲正反器

310：第二延遲正反器

312：第三延遲正反器

314：第四切換裝置

316.第一放大器

318：第一與門

320：第二與門

400：第二時鐘控制電路

402：第五切換裝置

404：第二放大器

具體實施方式

本發(fā)明提出一種接口控制電路，可采用串行傳輸以取代傳統(tǒng)的并行傳輸，且可在高速傳輸模式及低功率傳輸模式中切換以降低功率消耗，并利用時鐘控制電路將同步電路與非同步電路做有效地結合，以降低電路復雜度。

請參照圖1，其繪示依照本發(fā)明較佳實施例的接口控制電路的方框圖。接口控制電路100包括一物理層(physical?layer)接收器110、一通道(lane)接收器120、一橋接(bridge)電路130、一傳送器指令編碼器(command?encoder)140、一通道傳送器150、一物理層傳送器160、一接收器輸入/輸出控制單元170以及一傳送器輸入/輸出控制單元180。

物理層接收器110用以接收一串行數據，此串行數據例如為一晶體管晶體管邏輯(TTL)信號的格式。串行數據例如由一主機(host)所發(fā)出。接收器輸入/輸出控制單元170耦接至物理層接收器110，用以控制物理層接收器110接收串行數據。物理層接收器110將串行數據轉換為一并行數據，且依據串行數據而決定以一高速(high?speed)傳輸模式或一低功率(low?power)傳輸模式傳送并行數據。若為高速傳輸模式，則物理層接收器110是以一低壓差分信號(LVDS)的格式傳送并行數據。若為低功率傳輸模式，則物理層接收器110是以晶體管晶體管邏輯信號的格式傳送并行數據。通道接收器120用以從物理層接收器110接收并行數據，并對并行數據進行解碼。