[發明專利]半導體存儲器的電壓調整器

有效

• 申請號: 200810091119.9
• 申請日: 2008-04-07
• 公開（公告）號: CN101556821A
• 公開（公告）日: 2009-10-14
• 發明（設計）人: 周敏忠;姚澤華
• 申請（專利權）人: 晶豪科技股份有限公司
• 主分類號: G11C5/14
• 分類號: G11C5/14;G11C11/4074;G05F1/56
• 代理公司: 北京市柳沈律師事務所
• 代理人: 葛寶成

技術領域

本發明涉及一種電壓調整器，特別涉及一種使用于DRAM(動態隨機存取存儲器)等半導體存儲器的電壓調整器。?

背景技術

按，隨著科技日新月異，主要用于存儲大量數據的半導體存儲器，其存儲容量亦被發展的越來越大。當半導體科技在持續地縮小尺寸以達到更大存儲容量的同時，為使存儲器具有更高的可靠度以及低功率消耗，芯片上的電壓調整器就必須要具備對內部電路提供更低供應電壓的功能才能實現。對DRAM的位線感測來說，存儲器單元陣列的更新以及預充操作均會突然以及嚴重地消耗電流；對高密度的DRAM來說，在芯片上設計一電壓調整器，可對存儲器單元陣列提供具有充足以及適當供應電流的穩定電壓電平(Vsa)是一極具挑戰難度的項目。?

圖1是現有DRAM電壓調整器100的電路圖，如圖所示：電壓調整器100包含一如同比較器的差動放大單元11、一反饋單元12、一PMOS驅動晶體管mp11以及一NMOS晶體管13。比較單元11包含多個晶體管111-115，NMOS晶體管112與PMOS晶體管114串聯，NMOS晶體管113與PMOS晶體管115串聯。NMOS晶體管111的源極接地(GND)，而其漏極與NMOS晶體管112、113的源極連接。柵極與一電壓Vbias1連接的NOMS晶體管對差動放大單元11提供一固定電流，NMOS晶體管112自反饋單元112處檢測電壓Vsa1的電平，NMOS晶體管113則接收一參考電壓Vref1。柵極相連接的PMOS晶體管114、115組成一電流鏡，PMOS晶體管114的柵極與漏極互相連接，而其源極連接于一電源供應電壓Vdd，PMOS晶體管115連接于電源供應電壓Vdd與差動放大單元11的輸出節點之間。柵極與差動放大單元11的輸出相連接的PMOS驅動晶體管mp11可控制經由Vdd處而流至Vsa1處的供應電流給內部電路(圖未示)使用。具有二電阻R11、R12的反饋單元12可調整電壓Vsa1與參考電壓Vref1間的比例，而反饋輸出電壓Vfb1等于Vsa1*R12/(R11+R12)。通常處于關閉狀態的NMOS晶體管13在觸發信號tr1升?起時被開啟，藉以將PMOS驅動晶體管mp11的柵極端下拉至接地(GND)的電平，以提供更多的電流至Vsa1處。?

在操作期間中，差動放大單元11將反饋電壓Vfb1以及參考電壓Vref1進行比較后，再將其輸出信號傳送至PMOS驅動晶體管mp11，藉以控制提供給DRAM單元陣列使用的電流以及調整內部電源供應電壓Vsa1。若Vsa1太低且Vfb1小于Vref1時，PMOS驅動晶體管mp11柵極端的電壓電平會趨近接地(GND)的電平，以拉升Vsa1；當Vsa1逐漸升高時，Vfb1將會被提升至Vref1的電平，且PMOS驅動晶體管mp11柵極端的電壓電平會趨近Vdd的電平，以關閉PMOS驅動晶體管mp11，避免Vsa1繼續升高。在穩定之后，電壓Vfb1會等于電壓Vref1，且電壓Vsa1的電壓值會被調整成為Vref1*(R11+R12)/R12。?

為避免在位線感測時因電壓Vsa1突然降低而造成DRAM效能的降低，經由觸發信號tr1控制的NMOS晶體管13會被開啟，可將PMOS驅動晶體管mp11柵極端的電壓電平下拉趨近接地(GND)的電平，以預先提供更多的電流以及將Vsa1的電壓電平提升，此種預拉升(pre-kick)的動作可避免之后位線在感應時電壓Vsa1突然降的過低。由于電壓Vsa1缺少適當的反饋機制來控制預拉升(pre-kick)以及差動放大單元11反應時間過慢的原因，電壓Vsa1非常容易形成突然被拉升以及降低的現象。此外，在電壓Vsa1突然降低之前，tr1將會一直保持在高電平，將造成電壓Vsa1因為電源供應電壓Vdd的關系而被拉升的過高；甚者，tr1會在電壓Vsa1突然降低之后而轉變成低電平，此時，若差動放大單元11反應時間過慢，電壓Vsa1則會發生被拉升的過高或過低的狀況，均難以堪稱實用。?