[發明專利]負阻抗生成電路及其集成電路

有效

• 申請號: 200810090172.7
• 申請日: 2008-04-07
• 公開（公告）號: CN101309090A
• 公開（公告）日: 2008-11-19
• 發明（設計）人: 費得黎各·亞歷山卓·菲布里奧·貝佛
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H04B1/50
• 分類號: H04B1/50;H03H11/10
• 代理公司: 北京三友知識產權代理有限公司
• 代理人: 任默聞

1.一種電路，用以生成一負阻抗，其特征在于，所述的電路包括：

一第一晶體管，具有一控制端，所述的控制端連接一第一節點；以及

一第二晶體管，具有一電流端，所述的電流端連接所述的第一節點，其 中所述的第一晶體管串聯所述第二晶體管，用以產生所述的負阻抗；

所述的電路還包括：一偏壓電路，用以使所述的第一及第二晶體管進入 一操作區，所述的偏壓電路具有一第三及第四晶體管，所述的第三晶體管串 聯所述的第四晶體管；

所述第一晶體管的柵極通過一電阻連接所述第三晶體管的柵極，在第三 晶體管和第四晶體管所形成的串聯結構的兩端并聯一電容，所述電容與所述 電阻形成一低通濾波器。

2.如權利要求1所述的電路，其特征在于，所述的第二晶體管具有一控 制端，用以接收一固定電壓。

3.如權利要求1所述的電路，其特征在于，所述的第一晶體管為N型元 件，所述的第二晶體管為P型元件。

4.如權利要求1所述的電路，其特征在于，所述的第一及第二晶體管均 為場效晶體管，所述的第一晶體管的源極連接所述的第二晶體管的源極，所 述的第二晶體管的漏極連接所述的第一節點。

5.如權利要求1所述的電路，其特征在于，所述的電路更包括一電流控 制裝置，串聯所述的第三晶體管。

6.如權利要求5所述的電路，其特征在于，所述的第三晶體管為一場效 晶體管，所述的電流控制裝置串聯于所述的第三晶體管的漏極。

7.一種電路，用以生成一負阻抗，其特征在于，所述的電路包括：

一第一晶體管，具有一控制端，所述的控制端連接一第一節點；以及

一第二晶體管，具有一電流端，所述的電流端連接所述的第一節點，其 中所述的第一晶體管串聯所述第二晶體管，用以產生所述的負阻抗；

所述的電路更包括一偏壓電路，所述的偏壓電路具有一第三晶體管，所 述的第三晶體管串聯一電流控制裝置，并且所述的第三晶體管為一場效晶體 管，所述的第三晶體管的柵極連接其漏極，所述的第一晶體管的柵極電壓與 所述的第三晶體管的柵極電壓相同。

8.一種與一負載相結合的放大器，其特征在于，所述的放大器包括一電 感，并且所述的放大器更可與如權利要求1所述的電路相結合，用以生成如 權利要求1所述的一負阻抗。

9.如權利要求8所述的放大器，其特征在于，所述的負載更包括一電容 器，用以與所述的電感組合成一共振電路。

10.一種集成電路，其特征在于，所述的集成電路具有一電感，所述的電 感整合于所述的集成電路之中，所述的電感與一電路相結合，用以生成一負 阻抗，所述的電路具有一第一晶體管以及一第二晶體管，所述的第一晶體管 具有一控制端，用以連接所述的電感的第一端，所述的第二晶體管具有一電 流端，連接所述的電感的第一端，其中所述的第一及第二晶體管相互影響， 用以生成一負阻抗；

所述的集成電路更包括一偏壓電路，用以提供偏壓予第一及第二晶體管， 用以流經一靜止電流；

所述的偏壓電路具有一第三及第四晶體管，所述的第三晶體管串聯所述 的第四晶體管；

所述第一晶體管的柵極通過一電阻連接所述第三晶體管的柵極，在第三 晶體管和第四晶體管所形成的串聯結構的兩端并聯一電容，所述電容與所述 電阻形成一低通濾波器。

11.如權利要求10所述的集成電路，其特征在于，所述的集成電路具有 一放大器或一混頻器，所述的電感與至少一電容相結合，用以形成一帶通濾 波器或是一帶止濾波器。