[發明專利]一種形成半導體器件微圖案的方法

無效

• 申請號: 200810089930.3
• 申請日: 2008-04-09
• 公開（公告）號: CN101471231A
• 公開（公告）日: 2009-07-01
• 發明（設計）人: 鄭宇榮
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L21/00
• 分類號: H01L21/00;H01L21/02;H01L21/027;H01L21/033;H01L21/311;H01L21/768
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 劉繼富;顧晉偉

1.一種形成半導體器件微圖案的方法，所述方法包括：

在半導體襯底上形成第一蝕刻掩模圖案，在所述半導體襯底中在漏極選擇線之間交替形成結區和隔離層；

在所述第一蝕刻掩模圖案上形成輔助膜，其中所述輔助膜形成在所述第一蝕刻掩模圖案的側壁上，使得在相鄰第一蝕刻掩模圖案之間限定間隔；

在包括所述輔助膜的整個結構上形成第二蝕刻掩模膜，其中所述第一蝕刻掩模圖案和所述第二蝕刻掩模膜包含基本相同的材料；

形成包括開口的第二光刻膠圖案，其中所述開口平行于所述漏極選擇線并暴露出位于所述漏極選擇線之間的所述第二蝕刻掩模膜的部分；

利用所述第二光刻膠圖案作為蝕刻掩模來蝕刻所述第二蝕刻掩模膜，其中在所述相鄰第一蝕刻掩模圖案之間限定的所述間隔中形成第二蝕刻掩模圖案；和

除去在所述第一蝕刻掩模圖案和所述第二蝕刻掩模圖案之間形成的所述輔助膜，其中目標圖案對應于所述半導體襯底上除去所述輔助膜的區域。

2.根據權利要求1所述的方法，還包括：

在所述第一蝕刻掩模圖案形成之前，在所述半導體襯底上形成硬掩模膜；和

在所述硬掩模膜上形成蝕刻停止膜。

3.根據權利要求2所述的方法，還包括：

除去所述輔助膜之后，使用采用所述第一蝕刻掩模圖案和所述第二蝕刻掩模圖案的蝕刻工藝，來蝕刻所述蝕刻停止膜和所述硬掩模膜以形成硬掩模圖案。

4.根據權利要求1所述的方法，其中所述第一蝕刻掩模圖案的間距是目標圖案的間距的兩倍。

5.根據權利要求4所述的方法，其中所述目標圖案之間的每一個所述第一蝕刻掩模圖案的長度與每一個所述目標圖案的長度相同或更長。?

6.根據權利要求1所述的方法，其中形成所述第一蝕刻掩模圖案包括：

在所述半導體襯底上形成第一蝕刻掩模膜和抗反射涂層；

在所述抗反射涂層上形成第一光刻膠圖案，其中所述第一光刻膠圖案形成為具有所述目標圖案的間距的兩倍的間距；

通過使用采用所述第一光刻膠圖案的蝕刻工藝，圖案化所述抗反射涂層和所述第一蝕刻掩模膜來形成所述第一蝕刻掩模圖案；和

除去所述第一光刻膠圖案和所述抗反射涂層。

7.根據權利要求1所述的方法，其中所述第一蝕刻掩模圖案和所述第二蝕刻掩模圖案之間的距離對應于在所述第一蝕刻掩模圖案側壁上形成的所述輔助膜的厚度。

8.根據權利要求1所述的方法，其中每一個目標圖案的寬度對應于在所述第一蝕刻掩模圖案側壁上形成的所述輔助膜的厚度。

9.根據權利要求1所述的方法，其中形成多個第二蝕刻掩模圖案并且所述第二蝕刻掩模圖案的間距是目標圖案的間距的兩倍。

10.根據權利要求1所述的方法，其中除去所述輔助膜后，除去所述第二光刻膠圖案。

11.根據權利要求1所述的方法，其中所述第一蝕刻掩模圖案和所述第二蝕刻掩模圖案包含含Si的底部抗反射涂層膜。

12.根據權利要求11所述的方法，其中使用旋涂法形成所述含Si的底部抗反射涂層膜。

13.根據權利要求1所述的方法，其中所述輔助膜包括碳聚合物膜。

14.根據權利要求1所述的方法，其中除去所述輔助膜包括用O₂等離子體蝕刻所述輔助膜。