[發明專利]打線工序減半的多芯片堆疊方法與構造

有效

• 申請號: 200810089482.7
• 申請日: 2008-04-02
• 公開（公告）號: CN101552214A
• 公開（公告）日: 2009-10-07
• 發明（設計）人: 鐘啟源
• 申請（專利權）人: 力成科技股份有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L25/00;H01L23/488
• 代理公司: 北京匯澤知識產權代理有限公司
• 代理人: 張 瑾;王黎延

1.一種節約打線工序的多芯片堆疊方法，其特征在于，其包含：

提供載板，其具有兩個或兩個以上接指；

設置至少一個第一芯片于該載板上，該第一芯片具有兩個或兩個以上第一電極；

打線形成兩個或兩個以上第一焊線，連接所述第一電極至所述接指；以及

設置至少一個第二芯片于該第一芯片上，該第二芯片具有兩個或兩個以上第二電極，在設置的同時，所述第二電極接合至所述第一焊線在所述第一電極上的一端，以使該第二芯片經由所述第一焊線電性連接至該載板。

2.如權利要求1所述的節約打線工序的多芯片堆疊方法，其特征在于，所述第一焊線為逆打焊線，使所述第一焊線在所述第一電極上的一端為線尾端，以使所述第一焊線的最大弧高遠離該第一芯片且不超過該第二芯片。

3.如權利要求1所述的節約打線工序的多芯片堆疊方法，其特征在于，所述第二電極為金凸塊并金-金鍵合于所述第一焊線。

4.如權利要求1所述的節約打線工序的多芯片堆疊方法，其特征在于，所述第二電極為焊料凸塊并回焊接合于所述第一焊線，以使所述第二電極包覆所述第一焊線在所述第一電極上的一端并還焊接至所述第一電極。

5.如權利要求1或4所述的節約打線工序的多芯片堆疊方法，其特征在于，所述第一電極為凸塊。

6.如權利要求1所述的節約打線工序的多芯片堆疊方法，其特征在于，還包含的步驟為：形成封膠體于該載板上，以密封該第一芯片、該第二芯片以及所述第一焊線。

7.如權利要求1或6所述的節約打線工序的多芯片堆疊方法，其特征在于，還包含以下步驟：在所述第一焊線形成之后，形成填充膠于該第一芯片上；并在設置該第二芯片之后，烘烤固化該填充膠，以使該填充膠填滿該第一芯片與該第二芯片的間隙。

8.如權利要求6所述的節約打線工序的多芯片堆疊方法，其特征在于，還包含的步驟為：設置兩個或兩個以上外接端子于該載板外露于該封膠體的表面。

9.如權利要求1所述的節約打線工序的多芯片堆疊方法，其特征在于，所述第一芯片為兩個或兩個以上，所述接指位于所述第一芯片之間，并且所述第一焊線共用接合所述接指。

10.如權利要求1所述的節約打線工序的多芯片堆疊方法，其特征在于，還包含的步驟為：

設置第三芯片于該第二芯片上，該第三芯片具有兩個或兩個以上第三電極；

打線形成兩個或兩個以上第二焊線，連接所述第三電極至所述接指；以及

設置第四芯片于該第三芯片上，該第四芯片具有兩個或兩個以上第四電極，在設置的同時，所述第四電極接合至所述第二焊線在所述第三電極上的一端，以使該第四芯片經由所述第二焊線電性連接至該載板。

11.一種節約打線工序的多芯片堆疊構造，其特征在于，其包含：

載板，其具有兩個或兩個以上接指；

至少一個第一芯片，設置于該載板上，該第一芯片具有兩個或兩個以上第一電極；

兩個或兩個以上打線形成的第一焊線，連接所述第一電極至所述接指；以及

至少一個第二芯片，設置于該第一芯片上，該第二芯片具有兩個或兩個以上第二電極，其中所述第二電極接合至所述第一焊線在所述第一電極上的一端，以使該第二芯片經由所述第一焊線電性連接至該載板。

12.如權利要求11所述的節約打線工序的多芯片堆疊構造，其特征在于，所述第一焊線為逆打焊線，使所述第一焊線在所述第一電極上的一端為線尾端，以使所述第一焊線的最大弧高遠離該第一芯片且不超過該第二芯片。

13.如權利要求11所述的節約打線工序的多芯片堆疊構造，其特征在于，所述第二電極為金凸塊并金-金鍵合于所述第一焊線。

14.如權利要求11所述的節約打線工序的多芯片堆疊構造，其特征在于，所述第二電極為焊料凸塊并回焊接合于所述第一焊線，以使所述第二電極包覆所述第一焊線在所述第一電極上的一端并還焊接至所述第一電極。

15.如權利要求11或14所述的節約打線工序的多芯片堆疊構造，其特征在于，所述第一電極為凸塊。

16.如權利要求11所述的節約打線工序的多芯片堆疊構造，其特征在于，還包含封膠體，形成于該載板上，以密封該第一芯片、該第二芯片以及所述第一焊線。