[發明專利]半導體裝置

有效

• 申請號: 200810088947.7
• 申請日: 2008-04-01
• 公開（公告）號: CN101281893A
• 公開（公告）日: 2008-10-08
• 發明（設計）人: 森川成洋;稻葉裕一;后藤祐治
• 申請（專利權）人: 三洋電機株式會社;三洋半導體株式會社
• 主分類號: H01L23/482
• 分類號: H01L23/482
• 代理公司: 北京林達劉知識產權代理事務所
• 代理人: 劉新宇;張會華

技術領域

本發明涉及一種半導體裝置，特別是涉及一種具有夾著層間絕緣膜形成有多個配線層的多層配線結構的半導體裝置。

背景技術

在IC芯片上設置有焊盤(bonding?pad)(外部端子)，該焊盤用于向在IC芯片內形成的許多半導體元件供給規定的電壓(電源電壓、接地電壓)、各種電信號，或用于向外部輸出各種電信號。

圖3是表示以往的半導體裝置的形成有焊盤的區域的概略剖視圖。在半導體基板100的表面上形成有由晶體管、電容器等許多半導體元件構成的設備元件101。另外，在半導體基板100的表面上隔著氧化硅膜等絕緣膜103形成有第1配線層102，該第1配線層102通過未圖示的配線與設備元件101電連接。

在絕緣膜103上以覆蓋第1配線層102的方式形成有第1層間絕緣膜105，該第1層間絕緣膜105具有導通孔104。在導通孔104內形成有由鎢等形成的導電層106。在第1層間絕緣膜105上形成有第2配線層107，該配線層107通過導電層106與第1配線層102電連接。以下同樣地，在第1層間絕緣膜105上形成有第2層間絕緣膜108，在第2層間絕緣膜108上形成有第3配線層109和第3層間絕緣膜110，在第3層間絕緣膜110上形成有第4配線層111。該第4配線層111起到焊盤的作用。為了縮小芯片尺寸，第4配線層111配置在與設備元件101重疊的區域。在第3層間絕緣膜110上形成有保護膜113，該保護膜113在第4配線層111之上具有焊盤開口部112。

另外，在進行探針測試、引線結合工序時，測針或導線與從焊盤開口112露出的第4配線層111接觸。在進行探針測試時，利用由由鎢、鎳合金等形成的測針(探針)的推壓，在第4配線層111的下方集中較大的機械應力。另外，在進行引線結合工序時也是，由于超聲波能量、導線的影響導致在第4配線層111的下方集中較大的機械應力。因此，有時會在第4配線層111的下方的第3層間絕緣膜110中產生裂紋114。

而且，有時裂紋114到達第3層間絕緣膜110下方的層間絕緣膜(第2層間絕緣膜108、第1層間絕緣膜105)、配線層(第3配線層109、第2配線層107、第1配線層102)。這樣，水分等腐蝕物質通過裂紋114浸入到內部，因此，裂紋114成為引起抗金屬遷移性變差、配線間短路等不良情況的原因。

因此，用于抑制由裂紋114所引起的可靠性變差的技術提出了如下的技術。如圖4和圖5所示，該技術的結構是：將與第4配線層111大致相同尺寸的第3配線層115配置成與第4配線層111重疊，另外，將第4配線層111和第3配線層115電連接起來的導電層116以環狀僅配置在保護膜113的下方。這樣，在具有第3配線層115和環狀導電層116的結構中，即使產生了裂紋114，也可由第3配線層115阻止裂紋114向下方傳播。另外，圖4是表示圖5的Y-Y剖視圖，在圖5中，為了方便說明，省略了第4配線層111、導電層116、保護膜113以外的結構。

另外，如圖6和圖7所示，提出了如下結構：在與第4配線層111重疊的大致整面上配置許多環狀的導電層117，該環狀的導電層117電連接第4配線層111和第3配線層115。這樣，配置了許多環狀導電層117的結構可由第3配線層115阻止裂紋的向下方傳播，并且由該環狀的導電層117抑制在第3層間絕緣膜110中產生的裂紋114向半導體基板100的面方向擴展。另外，圖6是表示圖7的Z-Z剖視圖，在圖7，為了方便說明，省略了第4配線層111、導電層117以外的結構。

本發明的相關技術例如記載于以下的專利文獻中。

專利文獻1：日本特開平06-196525號公報

可知：若進行探針測試，在上述以往的結構中，施加在焊盤上的機械應力沒能被第3配線層115充分緩和。

近年來，為了對應芯片尺寸的微細化，使焊盤形成為與設備元件的形成區域重疊。因此，當第3配線層115不能充分緩和施加在焊盤上的機械應力時，該機械應力會到達設備元件。而且，構成設備元件的半導體元件、與它們相連接的配線逐年微細化，若機械應力到達設備元件，則容易產生破損，電特性(例如：晶體管的閾值)會變動。

發明內容