[發(fā)明專利]電源電路及顯示裝置

有效

• 申請?zhí)枺?/td>: 200810088545.7
• 申請日: 2008-03-27
• 公開（公告）號: CN101277562A
• 公開（公告）日: 2008-10-01
• 發(fā)明（設(shè)計(jì)）人: 堀端浩行
• 申請（專利權(quán)）人: 愛普生映像元器件有限公司
• 主分類號: H05B33/08
• 分類號: H05B33/08;G02F1/133;G09F9/35;G09G3/36
• 代理公司: 北京紀(jì)凱知識產(chǎn)權(quán)代理有限公司
• 代理人: 戈泊

技術(shù)領(lǐng)域

本發(fā)明涉及電源電路及具備該電源電路的顯示裝置。

背景技術(shù)

自以往以來，在通過低溫多晶硅TFT(Thin?Film?Transistor，薄膜晶體管)制造過程所制造的有源矩陣型液晶顯示裝置中，為了降低驅(qū)動信號IC的成本，在液晶面板的玻璃襯底上形成有電源電路，該電源電路產(chǎn)生用以控制像素TFT的導(dǎo)通(on)/關(guān)斷(off)的電源電位。

在所述電源電路中，具有：使作為輸入電位的正電源電位VDD變?yōu)?倍而產(chǎn)生2VDD的電荷泵(charge?pump)方式的正電源產(chǎn)生電路、及使正的電源電位VDD變?yōu)?1倍而產(chǎn)生負(fù)的電源電位-VDD的電荷泵方式的負(fù)電源產(chǎn)生電路。

所述正電源產(chǎn)生電路、負(fù)電源產(chǎn)生電路具備經(jīng)串聯(lián)連接的多個電荷傳送晶體管、及耦合于電荷傳送晶體管的連接節(jié)點(diǎn)的快速電容器。再者，與施加于快速電容器的時鐘頻率同步，而切換電荷傳送晶體管，由此經(jīng)由電荷傳送組件將電荷從輸入側(cè)傳送至輸出側(cè)。

將上述的電源電路內(nèi)建在玻璃襯底上的有源矩陣型液晶顯示裝置記載于專利文件1。

專利文件1：日本特開2004-146082號公報

發(fā)明內(nèi)容

發(fā)明欲解決的問題

然而，在上述的電源電路中，在時鐘頻率反轉(zhuǎn)時，有在電荷傳送晶體管中產(chǎn)生不必要的直通電流的情形。如果產(chǎn)生不必要的直通電流，則電源電路的效率降低，而導(dǎo)致輸出電位的不足或消耗電力的增加。

解決問題的方案

本發(fā)明的電源電路的特征為，具備：經(jīng)串聯(lián)連接的第一及第二電荷傳送晶體管；第一配線，用以將輸入電位提供至前述第一電荷傳送晶體管的源極；輸出電容器，其連接于前述第二電荷傳送晶體管的漏極；及快速電容器，其一方端子經(jīng)由第二配線連接于前述第一電荷傳送晶體管與第二電荷傳送晶體管的連接節(jié)點(diǎn)，而在另一方端子施加有時鐘頻率；前述第一配線的電阻值比前述第二配線的電阻值大。

發(fā)明的效果

依據(jù)本發(fā)明的電源電路，可抑制時鐘頻率反轉(zhuǎn)時所產(chǎn)生的不必要的直通電流，并可抑制輸出電位的不足、消耗電力的增加。

附圖說明

圖1是依據(jù)本發(fā)明的第一實(shí)施方式及第二實(shí)施方式的電源電路的電路圖。

圖2是表示依據(jù)本發(fā)明的第一實(shí)施方式及第二實(shí)施方式的正電源產(chǎn)生電路的動作的波形圖。

圖3是表示依據(jù)本發(fā)明的第一實(shí)施方式及第二實(shí)施方式的電源電路的配線的布局圖。

圖4是表示依據(jù)本發(fā)明的第一實(shí)施方式及第二實(shí)施方式的負(fù)電源產(chǎn)生電路的動作的波形圖。

圖5是依據(jù)本發(fā)明的第三實(shí)施方式的電源電路的電路圖。

圖6是依據(jù)本發(fā)明的第四實(shí)施方式的電源電路的電路圖。

符號說明

1正電源產(chǎn)生電路??????????2負(fù)電源產(chǎn)生電路

3、3A驅(qū)動器IC????????????4緩沖電路

11、12、13、14、21、22、23、24配線

100玻璃襯底??????????????C1、C2、C11、C12快速電容器

C3、C13輸出電容器????????DCCLK時鐘頻率

HCLK水平時鐘頻率?????????I1、I2、I3、I4直通電流

MP1、MP2、MP11、MP12?P溝道型電荷傳送晶體管

MN1、MN2、MN11、MN12?N溝道型電荷傳送晶體管

P1、P2、P3、P11、P13端子

R1、R2、R3、R4、R11、R12、R13、R14電阻值

V1、V2、V3、V4電位????????VBB輸出電位(電源端子)

VCLK垂直時鐘頻率??????????VDD電源電位(接地端子)

VPP輸出電位???????????????VSS接地電位

W1、W2、W3、W4配線寬度????XDCCLK時鐘頻率

具體實(shí)施方式

第一實(shí)施方式

圖1是顯示第一實(shí)施方式的電源電路的電路圖。所述電源電路是由：根據(jù)正的輸入電位VDD而產(chǎn)生正的輸出電位VPP＝2VDD的正電源產(chǎn)生電路1、及用以產(chǎn)生負(fù)的輸出電位VBB＝-VDD的負(fù)電源產(chǎn)生電路2所構(gòu)成。驅(qū)動器IC?3產(chǎn)生電源電位VDD(本發(fā)明的“輸入電源”的一例)、接地電位VSS、及專用的時鐘頻率并提供至這些電路。所產(chǎn)生的電源電位2VDD、-VDD作為電源電位提供至用以產(chǎn)生控制配置于像素區(qū)域的各像素的像素TFT的導(dǎo)通/關(guān)斷的垂直掃描信號的垂直驅(qū)動電路。