[發(fā)明專利]一種具有自動(dòng)校準(zhǔn)電路的USB芯片與USB芯片校準(zhǔn)方法

無效

• 申請?zhí)枺?/td>: 200810087576.0
• 申請日: 2008-04-11
• 公開（公告）號(hào): CN101251833A
• 公開（公告）日: 2008-08-27
• 發(fā)明（設(shè)計(jì)）人: 林宜駿;王經(jīng)楷
• 申請（專利權(quán)）人: 凌陽多媒體股份有限公司
• 主分類號(hào): G06F13/40
• 分類號(hào): G06F13/40
• 代理公司: 北京德琦知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 王一斌;王琦

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路(IC，Intergrated?Circuit)技術(shù)，特別涉及一種具有自動(dòng)校準(zhǔn)電路的通用串行總線(USB，Universal?Serial?Bus)芯片與USB芯片校準(zhǔn)方法，應(yīng)用于支持USB?2.0協(xié)議接口的高速裝置中。

背景技術(shù)

圖1現(xiàn)有技術(shù)中具有USB2.0協(xié)議接口的高速模式(High?Speed?Mode)偵測時(shí)序示意圖。參見圖1，一般來說，將一個(gè)USB高速裝置從USB連接接口插進(jìn)一主機(jī)(Host)開始，到USB高速裝置與主機(jī)真正執(zhí)行高速通信之前，大致可以分為以下五個(gè)階段：

階段一：閑置狀態(tài)。該USB高速裝置插進(jìn)主機(jī)的USB連接接口后，其本身具有的1.5K歐姆上拉電阻(Pull-up?Resistor)會(huì)將信號(hào)線D+上拉到高電位3V，使主機(jī)能夠檢測到有一個(gè)新裝置已經(jīng)連接上來了。

階段二：重置(Reset)狀態(tài)。主機(jī)送出一個(gè)重置信號(hào)，也就是將USB2.0接口的兩條信號(hào)線D+、D-同時(shí)置于重置狀態(tài)(也就是在邏輯低電位)內(nèi)至少10mS。

階段三：Chirp-K狀態(tài)。該USB高速裝置利用信號(hào)線D-送出一個(gè)時(shí)間寬度介于1mS至7mS的高電位信號(hào)800mV(Chirp-K)。

階段四：Chirp-J/K-1狀態(tài)。具有高速信號(hào)接收能力的主機(jī)檢測到該握手信號(hào)(Chirp)后，會(huì)在100μs內(nèi)也回應(yīng)一連串Chirp?K和Chirp?J交替的信號(hào)(Chirp)。此時(shí)，信號(hào)線D+、D-的高電壓電位等于800mV。

階段五：Chirp-J?K-2狀態(tài)。該USB高速裝置最快會(huì)在收到三對JK信號(hào)后，關(guān)閉其上拉電阻，并將兩條信號(hào)線D+、D-分別接上一下拉電阻(45歐姆)，之后，便以高速執(zhí)行后續(xù)通信。此時(shí)，信號(hào)線D+、D-因?yàn)檫B接下拉電阻的緣故，所以，兩者高電壓電位均減半為400mV。

另一方面，USB2.0協(xié)議規(guī)范了USB裝置在高速模式下的輸出電壓(TXswing)為400mV±10％，同時(shí)也建議采用圖2A的電路以產(chǎn)生符合上述協(xié)議的輸出電壓。圖2A為現(xiàn)有技術(shù)中USB裝置與主機(jī)連接的連接接口結(jié)構(gòu)示意圖，參考圖2A，一恒定電流源I₁(電流值等于17.78mA)及一內(nèi)置終端電阻R_IN(電阻值等于45歐姆)設(shè)置于一USB裝置端的芯片內(nèi)，其輸出端DP/DM再通過一傳輸線L耦接至主機(jī)端的內(nèi)置終端電阻R_H(電阻值等于45歐姆)。其中，該恒定電流源I₁的實(shí)施，主要是利用一能隙參考電壓(Bandgap?Reference?Voltage)電路來產(chǎn)生一個(gè)不隨溫度與供應(yīng)電壓變化的恒定電壓1.2V，再配合一晶體管M₂與一外部電阻R_EXT(例如，電阻值可為12K歐姆)產(chǎn)生一個(gè)恒定電流I₂，最后，通過晶體管M₂、M₁形成的電流鏡像(Current?Mirror)結(jié)構(gòu)來產(chǎn)生恒定電流I₁，如圖2B所示，圖2B為現(xiàn)有技術(shù)中產(chǎn)生恒定電流源電路的結(jié)構(gòu)示意圖。

然而，圖2A與圖2B的電路卻存在以下的缺點(diǎn)：第一，USB裝置端的芯片需具備額外的IC管腳(Pin)P_OUT。第二，USB裝置端需增加被動(dòng)元件的硬件成本，也就是外部電阻R_EXT的成本。第三，需考慮主機(jī)端終端電阻R_H的電阻值變化范圍。其中，前兩項(xiàng)屬于硬件成本，而第三項(xiàng)則受限于遠(yuǎn)端主機(jī)的制作工藝、電壓、溫度(以下簡稱PVT)所可能產(chǎn)生的變化(Variation)，例如若主機(jī)端的終端電阻R_H的電阻值約在臨界點(diǎn)(45歐姆±10％)附近，同時(shí)，裝置端的終端電阻R_IN也剛好產(chǎn)生偏移，則裝置端的輸出電壓V_DP/V_DM電位就很可能超出USB協(xié)議規(guī)定的范圍。