[發明專利]一種形成半導體器件圖案的方法

無效

• 申請號: 200810087565.2
• 申請日: 2008-04-11
• 公開（公告）號: CN101471230A
• 公開（公告）日: 2009-07-01
• 發明（設計）人: 鄭宇榮
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L21/00
• 分類號: H01L21/00;H01L21/033;H01L21/768;H01L21/8247
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 劉繼富;顧晉偉

1.一種形成半導體器件圖案的方法，所述方法包括：

在半導體襯底上形成第一蝕刻掩模圖案，其中形成所述第一蝕刻掩模圖案包括：

在所述半導體襯底上形成硬掩模膜；

在所述硬掩模膜上形成抗反射涂層(ARC)膜；

在所述ARC膜上形成光刻膠圖案；

形成ARC膜圖案，和

通過采用所述光刻膠圖案的蝕刻工藝來蝕刻所述ARC膜，從而使得所述第一蝕刻掩模圖案包括所述光刻膠圖案；

在所述第一蝕刻掩模圖案上形成輔助膜，所述輔助膜的厚度使得對應于所述第一蝕刻掩模圖案的階梯能夠得以保持，其中所述輔助膜在所述第一蝕刻掩模圖案的側壁上形成并且限定相鄰第一蝕刻掩模圖案之間的間隔；

在通過所述輔助膜限定的每一個間隔中形成第二蝕刻掩模圖案；

除去在所述第一蝕刻掩模圖案上形成的輔助膜以形成第一輔助膜圖案，所述第一輔助膜圖案具有垂直突出的相對末端；

除去所述第一蝕刻掩模圖案和第二蝕刻掩模圖案；和

在所述第一輔助膜圖案的所述末端之間進行蝕刻以形成第二輔助膜圖案，其中所述第一輔助膜圖案的所述末端彼此隔離。

2.根據權利要求1所述的方法，其中每一個所述硬掩模膜包括包含透明的第一硬掩模膜和透明的第二硬掩模膜的堆疊層。

3.根據權利要求2所述的方法，其中所述第一硬掩模膜包括旋涂碳(SOC)膜或非晶碳膜。

4.根據權利要求2所述的方法，其中所述第二硬掩模膜包括含Si的底部抗反射涂層(BARC)膜或SiON膜。

5.根據權利要求1所述的方法，其中所述輔助膜包括氧化物膜。

6.根據權利要求5所述的方法，其中所述氧化物膜在20～150攝氏度的溫度范圍內形成。

7.根據權利要求1所述的方法，其中形成所述第二蝕刻掩模圖案包括：

在所述輔助膜上形成第三硬掩模膜；和

蝕刻所述第三硬掩模膜直到暴露出所述輔助膜，以形成所述第二蝕刻掩模圖案，其中所述第三硬掩模膜保留在由所述相鄰的第一蝕刻掩模圖案之間的輔助膜所限定的間隔中。

8.根據權利要求7所述的方法，其中所述第三硬掩模膜包括ARC膜。

9.根據權利要求1所述的方法，其中所述第二輔助膜圖案的間距是所述第一蝕刻掩模圖案的間距的一半。

10.一種形成半導體器件圖案的方法，所述方法包括：

在包括第一區域和第二區域的半導體襯底上形成目標蝕刻層，其中所述第二區域包括比所述第一區域中形成的圖案更寬的圖案；

在所述第二區域中形成第一蝕刻掩模膜；

利用所述第一蝕刻掩模膜在所述第一區域中形成第一蝕刻掩模圖案，其中形成所述第一蝕刻掩模圖案包括：

在所述半導體襯底上形成硬掩模膜；

在所述硬掩模膜上形成ARC膜；

在所述第二區域中形成光刻膠膜；

在所述第一區域中形成第一光刻膠圖案作為光刻膠膜；

形成ARC膜圖案；和

通過采用所述第一光刻膠圖案的蝕刻工藝來蝕刻所述第一區域的所述ARC膜，使得所述第一蝕刻掩模圖案包括所述第一光刻膠圖案；

在所述第一蝕刻掩模圖案和所述第一蝕刻掩模膜上形成輔助膜，其中所述輔助膜形成為使得對應于所述第一蝕刻掩模圖案的階梯能夠得以保持的厚度，所述輔助膜在所述第一蝕刻掩模圖案的側壁上形成并且限定在所述第一區域中的相鄰第一蝕刻掩模圖案之間的間隔；

形成第二蝕刻掩模圖案，其中所述第二蝕刻掩模圖案包括：

在由所述第一區域中的相鄰第一蝕刻掩模圖案之間的所述輔助膜所限定的間隔中形成的第一圖案，和

在所述第二區域中的所述輔助膜上形成的第二圖案；

除去在所述第一蝕刻掩模圖案上形成的輔助膜以在所述第一區域中形成輔助膜圖案，其中每一個輔助膜圖案包括垂直突出的相對末端；

實施蝕刻工藝以除去所述第一和第二蝕刻掩模圖案，其中所述蝕刻工藝使所述第二區域的所述第一蝕刻掩模膜圖案化；和

除去在所述第一區域中的各輔助膜圖案的中心部分，使得每一個輔助膜圖案的所述相對末端彼此間隔開。

11.根據權利要求10所述的方法，其中每一個所述硬掩模膜包括包含透明的第一硬掩模膜和透明的第二硬掩模膜的堆疊層。