[發(fā)明專利]生成最小脈沖寬度的相位頻率檢測器

有效

• 申請?zhí)枺?/td>: 200810086983.X
• 申請日: 2008-04-03
• 公開（公告）號: CN101282116A
• 公開（公告）日: 2008-10-08
• 發(fā)明（設(shè)計）人: T·T·黃;S·舒馬拉耶夫;章萬里
• 申請（專利權(quán)）人: 阿爾特拉公司
• 主分類號: H03L7/085
• 分類號: H03L7/085;H03L7/089;H03K5/04
• 代理公司: 北京紀凱知識產(chǎn)權(quán)代理有限公司
• 代理人: 趙蓉民

技術(shù)領(lǐng)域

本發(fā)明涉及電子電路，更具體地，涉及生成具有最小脈沖寬度信號的相位頻率檢測器。

背景技術(shù)

相鎖環(huán)(PLL)是具有電壓或電路驅(qū)動的振蕩器的電子電路，該振蕩器通常被調(diào)整到與基準時鐘信號相匹配(且因此被鎖定在)基準時鐘信號的頻率上。除了通過保持其被設(shè)置在特定頻率上以穩(wěn)定特定的通信信道，PLL還可用來生成信號、調(diào)制或解調(diào)信號、重構(gòu)低噪聲信號或?qū)︻l率執(zhí)行乘或除操作。

除了振蕩器外，PLL通常包括相位頻率檢測器(PFD)，電荷泵和環(huán)路濾波器。PFD響應(yīng)于基準時鐘信號和來自振蕩器的反饋時鐘信號之間的相位和頻率差在輸出信號中生成脈沖。當基準和反饋時鐘信號的相位和頻率相同時，PLL處于鎖定模式，且PFD輸出信號中不生成脈沖。當PFD在鎖定模式中不生成脈沖時，電荷泵不提供電荷給環(huán)路濾波器。結(jié)果，電荷泄漏出環(huán)路濾波器，且環(huán)路濾波器上的控制電壓漂移偏離穩(wěn)定值。

為了防止控制電壓漂移，多數(shù)PLL在PFD的輸出信號中提供良好定義的最小短脈沖寬度。然而，在鎖定模式中生成最小脈沖寬度的PFD對基準時鐘信號和反饋時鐘信號中小的相位差更敏感。

如果PFD的最小脈沖太窄，則PLL具有較大靜態(tài)相位誤差。如果PFD的最小脈沖太寬，則PLL具有較長的鎖定時間。如果上下電荷泵電流源不相等，則來自PFD的較寬的最小脈沖可放大電荷中的任何差異，當PLL處于鎖定模式時，該差異被提供給環(huán)路濾波器并從其中除去。結(jié)果，太寬的最小脈沖可引入更大的偏移到PLL環(huán)中。

因此，需要提供具有可控制最小脈沖寬度的相位頻率檢測器。

發(fā)明內(nèi)容

相位頻率檢測器比較基準時鐘信號和反饋時鐘信號從而在一個或更多個輸出信號中生成脈沖。該一個或更多個輸出信號具有最小脈沖寬度。

依照本發(fā)明的某些實施例，相位頻率檢測器包括溫度感測電路。相位頻率檢測器用溫度感測電路調(diào)整一個或更多個輸出信號的最小脈沖寬度從而補償溫度變化。

依照本發(fā)明的其它實施例，相位頻率檢測器感測二極管兩端的電壓，并響應(yīng)于二極管兩端電壓的變化來調(diào)整相位頻率檢測器輸出信號的最小脈沖寬度。依照本發(fā)明進一步的實施例，提供了用于感測相位頻率檢測器溫度并調(diào)整相位頻率檢測器輸出信號的最小脈沖寬度從而補償溫度變化的方法。

本發(fā)明其它的目的、特征和優(yōu)點會在考慮了下面詳細說明和附圖后變得明顯。

附圖說明

圖1圖示說明可以包括本發(fā)明技術(shù)的相鎖環(huán)(PLL)的示例。

圖2是圖示說明響應(yīng)于由相位頻率檢測器生成的UP和DN脈沖PLL控制電壓變化的曲線。

圖3是依照本發(fā)明實施例的時序圖，其圖示說明相位頻率檢測器的DN輸出信號中最小脈沖寬度的示例。

圖4圖示說明依照本發(fā)明的實施例可調(diào)整UP和DN輸出信號的最小脈沖寬度的相位頻率檢測器。

圖5圖示說明依照本發(fā)明的另一實施例具有兩個交替延遲路徑的脈沖寬度發(fā)生器的示例。

圖6A圖示說明依照本發(fā)明進一步的實施例包括溫度敏感二極管的脈沖寬度發(fā)生器的示例。

圖6B圖示說明依照本發(fā)明另一個實施例的可編程電流鏡的第一示例。

圖6C圖示說明依照本發(fā)明又一個實施例的可編程電流鏡的第二示例。

圖7是可體現(xiàn)本發(fā)明技術(shù)的現(xiàn)場可編程門陣列(FPGA)的簡化框圖。

圖8是可執(zhí)行本發(fā)明實施例的電子系統(tǒng)的框圖。

具體實施方式

圖1圖示說明可包括本發(fā)明實施例的相鎖環(huán)(PLL)100的示例。PLL?100包括相位頻率檢測器(PFD)101、電荷泵(CP)102、環(huán)路濾波器(LF)103、電壓控制振蕩器(VCO)104、反饋除法器(feedbackdivider)105和鎖定檢測電路(LD)106。VCO?104生成VCO輸出時鐘信號。反饋除法器105包括計數(shù)器電路，該計數(shù)器電路將VCO輸出時鐘信號的頻率細分從而生成反饋時鐘信號(FCLK)。

PFD?101比較基準時鐘信號(RCLK)的相位和頻率與反饋時鐘信號(FCLK)的相位和頻率。PFD?101響應(yīng)于RCLK和FCLK的相位和頻率差來改變其UP和DN輸出信號中的脈沖寬度，直到FCLK和RCLK的相位和頻率相同。通常，在數(shù)字信號處于邏輯高電平狀態(tài)時，脈沖指時間周期。然而，依照本發(fā)明可替換實施例，在數(shù)字信號處于邏輯低電平狀態(tài)時，脈沖也可指時間周期。