[發明專利]非易失性存儲裝置及其操作方法

無效

• 申請號: 200810086763.7
• 申請日: 2008-03-20
• 公開（公告）號: CN101320755A
• 公開（公告）日: 2008-12-10
• 發明（設計）人: 陳暎究;洪起夏;樸允童;申在光;金錫必
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L29/788
• 分類號: H01L29/788;H01L29/423;H01L27/115;G11C16/10;G11C16/14
• 代理公司: 北京銘碩知識產權代理有限公司
• 代理人: 韓明星;劉奕晴

1、一種非易失性存儲裝置，包括：

基底電極；

半導體溝道層，在基底電極上；

浮置柵電極，在基底電極上，其中，浮置柵電極的一部分面對半導體溝道層；

控制柵電極，在浮置柵電極上，

其中，浮置柵電極的一部分和基底電極之間的間隔小于半導體溝道層和基底電極之間的間隔。

2、如權利要求1所述的非易失性存儲裝置，其中，電荷隧穿發生在浮置柵電極的一部分和基底電極之間。

3、如權利要求1所述的非易失性存儲裝置，其中，半導體溝道層包含半導體納米線。

4、如權利要求3所述的非易失性存儲裝置，其中，半導體納米線摻雜有P型雜質或N型雜質，并且不具有PN結。

5、如權利要求1所述的非易失性存儲裝置，其中，半導體溝道層包括半導體薄膜。

6、如權利要求1所述的非易失性存儲裝置，其中，在浮置柵電極的一部分和基底電極之間的間隔為5nm至50nm。

7、如權利要求6所述的非易失性存儲裝置，其中，在浮置柵電極的一部分和基底電極之間的間隔為10nm至30nm。

8、如權利要求1所述的非易失性存儲裝置，其中，浮置柵電極部分地環繞半導體溝道層，浮置柵電極的端部延伸超過半導體溝道層并面對基底電極。

9、如權利要求8所述的非易失性存儲裝置，其中，浮置柵電極的端部形成接頭并面對基底電極。

10、如權利要求1所述的非易失性存儲裝置，其中，浮置柵電極完全環繞半導體溝道層。

11、如權利要求1所述的非易失性存儲裝置，其中，浮置柵電極包括至少一個柱，所述至少一個柱至少具有面對半導體溝道層的一側的第一側并至少具有面對基底電極的第二側。

12、如權利要求1所述的非易失性存儲裝置，其中，控制柵電極部分地環繞浮置柵電極的一部分并沿基底電極的方向延伸。

13、如權利要求1所述的非易失性存儲裝置，還包括兩個相鄰層之間的絕緣層，所述兩個相鄰層包括基底電極和半導體溝道層，和/或浮置柵電極和控制柵電極。

14、如權利要求1所述的非易失性存儲裝置，其中，浮置柵電極是導電的。

15、如權利要求1所述的非易失性存儲裝置，其中，基底電極是導電的。

16、如權利要求15所述的非易失性存儲裝置，其中，基底電極包含半導體晶片。

17、如權利要求16所述的非易失性存儲裝置，其中，半導體晶片包括沿浮置柵電極的方向延伸的至少一個突起。

18、一種操作如權利要求1所述的非易失性存儲裝置的方法，所述方法包括如下步驟：

通過將電荷從半導體溝道層注入到浮置柵電極中來對非易失性存儲裝置進行編程；

通過將電荷從浮置柵電極去除到基底電極中來對非易失性存儲裝置進行擦除。

19、如權利要求18所述的方法，其中，編程步驟包括：

將基底電壓施加到基底電極；

將編程電壓施加到控制柵電極，其中，編程電壓高于基底電壓。

20、如權利要求19所述的方法，其中，基底電壓為0V至5V，編程電壓為7V至20V。

21、如權利要求18所述的方法，其中，擦除的步驟包括：

將擦除電壓施加到基底電極；

將控制柵電極接地。

22、如權利要求21所述的方法，其中，擦除電壓為7V至20V。

23、如權利要求18所述的方法，其中，擦除步驟還包括：

將半導體溝道層接地。