[發明專利]時鐘樹狀結構中路徑時間延遲量的平衡方法

無效

• 申請號: 200810086129.3
• 申請日: 2008-03-11
• 公開（公告）號: CN101533420A
• 公開（公告）日: 2009-09-16
• 發明（設計）人: 劉宗信;林立鎰
• 申請（專利權）人: 矽統科技股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 上海翼勝專利商標事務所（普通合伙）
• 代理人: 翟 羽

技術領域

本發明關于一種集成電路的設計方法，特別是關于一種集成電路設計中時鐘樹狀結構(clock?tree)的路徑時間延遲量的平衡方法，以有效地使時鐘樹狀結構的時鐘偏移量(clock?skew)最小化。

背景技術

時鐘信號是一種數字系統中相當重要的控制信號，主要是使時鐘樹狀結構的信號路徑(path)的數據信號同步(synchronize)。為了使數字系統達到更佳的執行效率，必須平衡時鐘信號，以將時鐘信號到達每一目的(destination)元件(或稱為終點元件)的時間最小化，以使每個時鐘信號到達每一目的元件的時間幾乎相同，以符合集成電路的時鐘設計規范的要求，其中此種時鐘信號到達每一目的元件的時間的不同稱為時鐘偏移量，目的元件例如是寄存器(register)或是觸發器(flip-flop)。

然而，在執行時鐘樹狀結構合成(clock?tree?synthesis，CTS)的程序中，不容易達到時鐘設計規范的要求，特別是在高速度(或是稱為高頻)的數字系統中更不容易達到該設計規范。即使在時鐘樹狀結構合成(CTS)設計工具執行時鐘樹狀結構合成步驟之后，時鐘偏移量符合設計規范，執行的結果會變差，例如時鐘偏移量于實體合成設計工具進行詳細繞線(detailed?routing)步驟后也會變差，詳細繞線步驟主要是針對時鐘樹狀結構的元件連接線(net)以及其它的信號連接線路。由于繞線布局圖案(pattern)以及其間的耦合電容值之間的差異性，在時鐘樹狀結構的每一頻率路徑的路徑時間延遲量(path?delay)變得更加無法正確預測(unpredictable)，而且時鐘偏移量也不易最小化或是修正。因此需要發展一種新的設計方法來解決上述的問題。

發明內容

本發明的目的之一在于提供一種集成電路設計的時鐘樹狀結構中路徑時間延遲量的平衡方法，主要是通過調整在時鐘樹狀結構中元件的類型(type)，以有效地使時鐘樹狀結構的時鐘偏移量最小化。

本發明的另一目的在于提供一種集成電路設計的時鐘樹狀結構中路徑時間延遲量的平衡方法，以使元件的設置以及詳細繞線的結果在執行時鐘樹狀結構合成的程序之后仍然維持不變。

為達上述目的，本發明提出一種集成電路設計的時鐘樹狀結構中路徑時間延遲量的平衡方法，主要包括下列步驟：

(a)利用CTS工具建立時鐘樹狀結構。

(b)利用一設計工具計算從根部元件至每一終點元件之間一部份的反相器的路徑時間延遲值，其中將記錄在終點元件的路徑時間延遲值中最大者定義為目標路徑延遲值。

(c)從每個終點元件至根部元件的路徑中，設計工具將記錄于每個終點元件的路徑時間延遲值與鄰近的終點元件的路徑時間延遲值進行比較，并且將比較所得較高的路徑時間延遲值記錄于上游的元件，直至所有較高的路徑時間延遲值分別記錄于反相器以及根部元件為止。

(d)從根部元件至每個終點元件的路徑中，設計工具將每個反相器的路徑時間延遲值與目標路徑延遲值進行比較，用于決定是否通過選擇元件類型數據庫中的一新元件類型，以更改至新的反相器的元件類型，以取代原始的反相器的元件類型。當比較每個反相器的路徑時間延遲值與目標路徑延遲值時，為了簡化時序分析的復雜度，當改變上游的反相器的元件類型后，本發明將該上游的反相器以下的樹狀結構中每個反相器以及每個終點元件本身的元件時間延遲量設定為維持不變的值。

(e)比較每個反相器的路徑時間延遲值與目標路徑延遲值時，若記錄在反相器的路徑時間延遲值小于目標路徑延遲值，將反相器的元件類型由目前的元件類型改變至新的元件類型。

(f)設計工具重新計算具有新元件類型的反相器的元件時間延遲量。

(g)設計工具將差值加入至原始的反相器元件類型的路徑時間延遲值，以更新原始的元件類型的路徑時間延遲值，其中差值定義為反相器的新元件時間延遲值與原始元件時間延遲值之間的差值。當更新后的路徑時間延遲值等于或是趨近于該目標路徑延遲值，則表示反相器的元件類型的改變為可接受。相對地，當更新后的路徑時間延遲值大于該目標路徑延遲值，則忽略改變后的元件類型而仍然使用原來的元件類型。當一反相器的元件類型改變之后，設計工具將差值加入至樹狀分支中該反相器下游的反相器所記錄的路徑時間延遲值。

(h)設計工具將差值加入至該反相器下游的反相器中所記錄的路徑時間延遲值，以重復地更新記錄于下游反相器以及終點元件所記錄的路徑時間延遲值，以使時鐘樹狀結構的時鐘偏移量最小化。