[發明專利]可配置的時間借用觸發器

有效

• 申請號: 200810085864.2
• 申請日: 2008-03-21
• 公開（公告）號: CN101277109A
• 公開（公告）日: 2008-10-01
• 發明（設計）人: D·劉易斯;D·卡什曼
• 申請（專利權）人: 阿爾特拉公司
• 主分類號: H03K19/173
• 分類號: H03K19/173;H03K19/177;H03K5/13;H03K5/135
• 代理公司: 北京紀凱知識產權代理有限公司
• 代理人: 趙蓉民

技術領域

本發明涉及集成電路如可編程邏輯器件集成電路中的觸發器，且更具體地涉及有助于邏輯設計者改善電路性能的可配置的時間借用觸發器(time?borrowing?flip-flop)。

背景技術

集成電路一般包含組合邏輯和時序邏輯。組合邏輯不包括存儲元件。給定組合邏輯電路的輸出因此只由其當前輸入確定。時序邏輯電路包含存儲元件，其輸出反映它們輸入值的過去時序。結果，時序電路的輸出由其當前輸入和存儲在其存儲元件中的數據兩者確定。

常用時序電路存儲元件包括電平敏感(level-sensitive)鎖存器和觸發器。

在電平敏感鎖存器中，鎖存器輸出是由時鐘(使能)輸入的電平控制的。當時鐘為高時，鎖存器輸出跟蹤輸入的值。當時鐘從高轉換為低時，鎖存器的輸出狀態被固定在正好在轉換前存在的任何值。只要時鐘為低，鎖存器的輸出將保持在其固定狀態。

觸發器是邊沿觸發器件，它在使能信號(如時鐘)的上升沿或下降沿改變狀態。在上升沿觸發的觸發器中，該觸發器只在時鐘的上升沿對其輸入狀態進行采樣。該采樣值然后被保持直到時鐘的下一個上升沿。

基于觸發器的邏輯電路通常優于基于鎖存器的電路，原因是觸發器的邊沿觸發性質強加的規則性使電路的時序行為的建模相對簡單明了，因此簡化設計。

然而，在傳統的基于觸發器的邏輯電路中，時鐘頻率通常必須降得足夠低以適應與電路的最慢組合邏輯路徑相關的延遲。即使快速邏輯路徑中的電路在比慢速邏輯路徑少的時間內產生有效信號，該信號也一直到下一個時鐘脈沖的邊沿到來時才被使用。盡管傳統的觸發器電路強加的規則性對減化電路設計是有益的，但它會在某些情形下限制性能。

時間借用方案已經被開發以嘗試解決此問題。例如，時間借用方案已經被開發，在該方案中，在各時鐘中各種延遲被提供以饋送到電路上的邊沿觸發的觸發器。通過為時鐘選擇適當延遲，電路設計者可以配置邏輯電路使得較慢路徑中的觸發器的時鐘邊沿被延遲。這允許時間從快速邏輯路徑中被借用，并被提供給慢速邏輯路徑，以便整個電路的時鐘速度不必被降低以適應最壞情況的延遲。

用這些傳統的時間借用方案，可能難于獲得最優性能，原因是從時鐘網絡可獲得的延遲的數目受到限制。用于改善定時性能的其它這類方案可能在應用性方面受到限制，或要求不可接受的復雜分析。例如，時間借用觸發器已經被開發，其提供固定且相對少的時間借用量。這些方案在許多電路中不能提供最優性能。

期望能夠提供改進的時間借用觸發器電路來優化集成電路如可編程邏輯器件上的電路性能。

發明內容

根據本發明，為集成電路，如可編程邏輯器件集成電路，提供可配置的時間借用觸發器。所述觸發器可以基于一個可配置的延遲電路及兩個鎖存器，或者可以基于一個可配置的脈沖發生電路和單個鎖存器。

在基于兩個鎖存器的設計中，第一和第二鎖存器是串聯排列的。時鐘信號是使用可配置的延遲電路延遲的。延遲電路可以具有接收時鐘信號的延遲元件。延遲元件可以產生時鐘信號的多個延遲形式，每個具有各自不同的相關延遲量。時鐘信號的延遲形式可以提供給多路復用器的輸入。多路復用器可以具有反相輸出，該輸出連接到與第一鎖存器相關聯的時鐘輸入。

已經加載有配置數據的可編程存儲元件可以用來調節多路復用器的狀態。通過調節多路復用器，施加在第一鎖存器的時鐘信號上的延遲量可得以控制。第二鎖存器具有接收不通過延遲電路的時鐘信號的時鐘輸入。

在基于單個鎖存器的設計中，可配置的脈沖生成電路可為觸發器接收時鐘信號，并可以為該鎖存器生成相應的時鐘脈沖。可配置的脈沖生成電路可以包括邏輯門，如“與”(AND)門，其具有第一輸入、第二輸入和一輸出。邏輯門的輸出可以被連接至鎖存器的輸入。

觸發器時鐘信號可以并聯提供給可配置的延遲電路、邏輯門的第一輸入。可配置的延遲電路可以包含可編程元件，這些可編程元件已經加載有配置數據，并產生相應的靜態控制信號。可配置的延遲電路也可以包括產生時鐘信號的不同延遲量的延遲元件。由靜態控制信號控制的多路復用器可用于從延遲元件中為時鐘信號選擇給定的延遲量。延遲的時鐘信號可以以反相形式提供給邏輯門的第二輸入。可配置的寬度脈沖在邏輯門的輸出產生，并被施加到鎖存器的時鐘輸入。

本發明進一步的特征、本發明的性質及各種優點從附圖及對優選實施例的詳細描述可以清楚看出。

附圖說明

圖1是根據本發明的一個實施例的說明性可編程邏輯器件集成電路的圖。

圖2是傳統觸發器的圖。