[發明專利]具有空氣間隙的半導體元件的制造方法有效
| 申請號: | 200810085229.4 | 申請日: | 2008-03-10 |
| 公開(公告)號: | CN101399222A | 公開(公告)日: | 2009-04-01 |
| 發明(設計)人: | 陳憲偉;蔡豪益;鄭心圃;劉豫文 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768 |
| 代理公司: | 隆天國際知識產權代理有限公司 | 代理人: | 陳 晨;吳世華 |
| 地址: | 中國臺*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 空氣 間隙 半導體 元件 制造 方法 | ||
技術領域
本發明涉及一種半導體元件工藝,特別涉及一種半導體元件的內連接結構和減少內連接線間電容的方法。
背景技術
當半導體工業將工藝技術演進至90nm以下,相鄰內連接線間的距離變得越來越小,半導體工藝以低介電材料取代例如氧化硅的層間介電層,以降低相鄰內連接線的電容,然而,當工藝技術演進至32~45nm,電容的問題變得更加嚴重。公知用以降低內連接線間電容的方法包括將例如氟硅玻璃(FSG)、摻雜碳的氧化硅(Applied?Material公司生產的Black?Diamond)的低介電材料,或介電常數低于2.5的超低介電材料(extreme?low-k,ELK)運用于層間介電層(ILD)或金屬間介電層(IMD)。
低介電材料的機械應力較低,且在使用超低介電材料(ELK)時,會遇到許多可靠度的問題,尤以封裝問題更為嚴重。超低介電材料薄膜的應力小于低介電材料薄膜的應力的50%,當低介電材料和超低介電材料一起使用時,晶片和封裝基底間熱匹配的不同,會使層間介電層材料產生破裂或脫層(delamination)的問題。此外,超低介電材料的成本相當高,在使用超低介電材料時,需用到相當復雜的工藝,例如封孔工藝、紫外光/電子束固化或類似的工藝,而這些工藝均會增加成本和單位產品的生產時間。超低介電材料的熱傳導率較低(約小于0.2W/m-c),會妨礙熱消散和產生電致遷移或其它熱相關的可靠度問題,因此,根據上述,超低介電材料工藝有許多缺點。
美國專利公開號第2005/0074961號和第2005/0074960號揭示于半導體元件中制作出空氣間隙(air?gap)的方法,其利用空氣的介電和絕緣特性。上述發明采用以下方法形成空氣間隙:通過改變局部第一介電層的化學和/或機械特性,因此,至少部分的第一介電層被轉換成可被第一蝕刻物蝕刻的型態。在上述發明中,介電材料的局部變化是通過包括含氧等離子體或含氟等離子體的非等向性蝕刻達成,或于另一環境進行氧化步驟達成,例如紫外光/臭氧處理或添加超臨界二氧化碳作為氧化劑。在形成導線或保護層之后,通過第一蝕刻物形成空氣間隙,空氣間隙形成于雙鑲嵌結構中鄰近溝槽或插塞的部位,可降低相鄰內連接結構的電容,相當于使用超低介電材料的效果。
發明內容
根據上述問題,本發明提供一種減少內連接線電容的方法。
本發明提供一種具有空氣間隙的半導體元件的制造方法,包括以下步驟:形成一半導體結構于一基底上,半導體結構于至少一材料層中包括多個開口,材料層對于一蝕刻物具有蝕刻抵抗特性。沉積一毯覆性薄膜于材料層上方,毯覆性薄膜包括沿著開口的側壁的垂直部分,和位于該材料層上方與所述開口底部的水平部分。將毯覆性薄膜全部氧化為一轉換層,轉換層可為蝕刻物移除。移除毯覆性薄膜的水平部分。將一內連接層填入開口中,內連接層對于蝕刻物具有蝕刻抵抗特性,且提供一包括上表面的結構,上表面包括至少材料層、垂直部分和部分內連接層的表面;選擇性移除該轉換層的垂直部分,以形成多個孔洞;以及形成一蓋層于該上表面和所述孔洞上方,以于所述孔洞中形成空氣間隙。
本發明提供一種具有空氣間隙的半導體元件的制造方法,包括以下步驟:形成一半導體結構于一基底上,半導體結構是由一介電層和位于該介電層上方的抗反射層所構成的復合材料層,該半導體結構包括多個開口,延伸穿過復合材料層,復合材料層對于一蝕刻物具有蝕刻抵抗特性。沉積一毯覆性薄膜于材料層上方且填入開口,毯覆性薄膜包括多個垂直部分和水平部分,垂直部分是沿著開口的側壁,所述水平部分形成于該材料層上方與所述開口底部。將毯覆性薄膜全部氧化為一可為蝕刻物移除的轉換氧化材料。使用一非等向性蝕刻工藝移除水平部分,且不對垂直部分造成損傷。將一內連接層填入開口中,內連接層對于蝕刻物具有蝕刻抵抗特性,且產生一包括一上表面的結構,上表面包括至少材料層、垂直部分和部分內連接層的表面。以蝕刻物進行一蝕刻步驟,移除轉換氧化材料的垂直部分,產生多個孔洞。形成一蓋層于該上表面和孔洞的上方,以于孔洞中形成空氣間隙。
附圖說明
圖1A~圖1I顯示本發明一實施例半導體元件制造方法的剖面圖。
圖2A~圖2C顯示本發明另一實施例半導體元件制造方法的剖面圖。
圖3A~圖3H揭示本發明另一實施例半導體元件制造方法的剖面圖。
其中,附圖標記說明如下:
102~基底;104~材料層;
106~結構層;108~上表面;
110~頂層;112~上表面;
114~開口;116~側壁;
118~犧牲層;120~水平部分;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810085229.4/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





