[發(fā)明專利]半導(dǎo)體存儲器及其操作方法、存儲器控制器和系統(tǒng)

有效

• 申請?zhí)枺?/td>: 200810085097.5
• 申請日: 2008-03-17
• 公開（公告）號: CN101266833A
• 公開（公告）日: 2008-09-17
• 發(fā)明（設(shè)計）人: 川畑邦范
• 申請（專利權(quán)）人: 富士通株式會社
• 主分類號: G11C11/406
• 分類號: G11C11/406;G11C11/408
• 代理公司: 北京東方億思知識產(chǎn)權(quán)代理有限責(zé)任公司
• 代理人: 宋鶴

技術(shù)領(lǐng)域

本申請涉及一種具有動態(tài)存儲器單元的半導(dǎo)體存儲器，以及一種訪問所述半導(dǎo)體存儲器的存儲器控制器和系統(tǒng)。

背景技術(shù)

近年來，偽SRAM日漸安裝在例如移動電話的便攜式設(shè)備上。偽SRAM是一種半導(dǎo)體存儲器，其具有DRAM的存儲器單元(動態(tài)存儲器單元)，并且在內(nèi)部自動執(zhí)行存儲器單元的刷新操作，以操作為SRAM。偽SRAM在沒有執(zhí)行讀操作或?qū)懖僮鞯臅r間段期間執(zhí)行刷新操作，無需例如CPU的控制器對其進行識別。響應(yīng)于在偽SRAM中周期性產(chǎn)生的內(nèi)部刷新請求來執(zhí)行刷新操作。

在這種類型的半導(dǎo)體存儲器中，當內(nèi)部刷新請求與外部訪問請求沖突時，首先執(zhí)行刷新操作和訪問操作之一，其后執(zhí)行刷新操作和訪問操作中的另一個。例如，為了防止刷新操作被外部部件識別，將執(zhí)行刷新操作一次所花費的刷新操作時間包括在外部訪問周期時間中。在這種方法中，外部訪問時間變長，導(dǎo)致降低了訪問效率。

為了執(zhí)行刷新操作而無需外部部件對其進行識別，并且沒有訪問效率的任何惡化，已經(jīng)提議了一種連同寫數(shù)據(jù)一起存儲奇偶校驗碼的半導(dǎo)體存儲器(例如日本未決專利申請2003-173676)。在這種半導(dǎo)體存儲器中，奇偶校驗碼的使用使得有可能重新產(chǎn)生讀數(shù)據(jù)而不從正進行刷新操作的存儲器塊讀取數(shù)據(jù)。進一步地，由于外部訪問請求和內(nèi)部刷新操作彼此不沖突，因此無需將刷新操作時間包括在訪問周期時間中。這樣防止了外部訪問時間增加，導(dǎo)致改進了訪問效率。

然而，奇偶校驗碼的使用需要用于存儲奇偶校驗碼的存儲器塊、奇偶校驗產(chǎn)生電路、糾錯電路等。這增加了電路尺寸，從而極大地增加了半導(dǎo)體存儲器的芯片大小。

發(fā)明內(nèi)容

根據(jù)本發(fā)明實施例一方面，提供一種半導(dǎo)體存儲器，其包括多個存儲體，每個存儲體具有動態(tài)存儲器單元并且獨立地操作，并且所述半導(dǎo)體存儲器響應(yīng)于訪問請求而操作，所述半導(dǎo)體存儲器包括以下部件：主刷新地址計數(shù)器，其當主塊地址與和所述訪問請求對應(yīng)的訪問塊地址一致時改變所述主塊地址，并且同步于主計數(shù)信號依次產(chǎn)生主行地址和主塊地址；副刷新地址計數(shù)器，其當所述主塊地址與所述訪問塊地址一致時被設(shè)置為有效，接收從所述主刷新地址計數(shù)器傳輸?shù)闹鲏K地址和主行地址作為副塊地址和副行地址，同步于副計數(shù)信號依次產(chǎn)生所述副行地址，并且在輸出最終副行地址之后被設(shè)置為無效；地址選擇電路，其在所述主塊地址和所述主行地址以及所述副塊地址和所述副行地址中選擇與所述訪問塊地址不一致的地址，并且輸出選擇的地址；計數(shù)器控制電路，其響應(yīng)于刷新請求，輸出與由所述地址選擇電路輸出的地址對應(yīng)的主計數(shù)信號和副計數(shù)信號之一；刷新計數(shù)器控制電路，其控制所述主刷新地址計數(shù)器、所述副刷新地址計數(shù)器、所述地址選擇電路和所述計數(shù)器控制電路的操作，并且使得所述副刷新地址計數(shù)器在所述副刷新地址計數(shù)器有效的時間段期間以高于所述主刷新地址計數(shù)器的優(yōu)先級而操作；以及操作控制電路，其響應(yīng)于所述訪問請求來執(zhí)行所述存儲體之一的訪問操作，并且響應(yīng)于所述刷新請求來執(zhí)行所述存儲體之一的刷新操作。

附圖說明

圖1示出了第一實施例的半導(dǎo)體存儲器。

圖2示出了第一實施例的系統(tǒng)。

圖3示出了圖1所示的刷新控制電路的細節(jié)。

圖4示出了圖3所示的刷新控制電路的操作的概述。

圖5示出了圖3所示的刷新控制電路的操作的細節(jié)。

圖6示出了第一實施例的半導(dǎo)體存儲器的操作的示例。

圖7示出了第一實施例的半導(dǎo)體存儲器的操作的另一示例。

圖8示出了第一實施例的對比示例。

圖9示出了第一實施例的存儲體的操作。

圖10示出了第二實施例的半導(dǎo)體存儲器。

圖11示出了第二實施例的存儲體的操作。

圖12示出了第三實施例的半導(dǎo)體存儲器。

圖13示出了第三實施例的存儲體的操作。

圖14示出了第四實施例的半導(dǎo)體存儲器。

圖15示出了第四實施例的存儲體的操作。

圖16示出了第五實施例的半導(dǎo)體存儲器。

圖17示出了第五實施例的存儲體的操作。

圖18示出了第六實施例的系統(tǒng)。

圖19示出了圖18所示的存儲器控制器的細節(jié)。

圖20示出了第六實施例的存儲器控制器的操作的示例。

圖21示出了第七實施例的系統(tǒng)。

圖22示出了圖21所示的存儲器控制器的細節(jié)。

具體實施方式