[發明專利]提供精準低于1伏特的能隙參考電路

無效

• 申請號: 200810085089.0
• 申請日: 2008-03-17
• 公開（公告）號: CN101414196A
• 公開（公告）日: 2009-04-22
• 發明（設計）人: 賴逢時;李嘉富;王國銘;薛旭峰
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G05F3/24
• 分類號: G05F3/24
• 代理公司: 北京康信知識產權代理有限責任公司
• 代理人: 章社杲;吳貴明

技術領域

本發明一般涉及一種參考電路，且特別是能夠提供低于1伏特參考電壓的能隙參考電路。

背景技術

能隙參考電路廣泛地使用于模擬電路，以提供穩定、電壓獨立與溫度獨立的參考電壓。在大部分精確的模擬芯片中，能隙參考電路是重要的。

圖1說明已知能隙參考電路的電路圖，其包括運算放大器100與PMOS裝置106。PMOS裝置106的漏極(汲極)耦合至電阻器108與114。電阻器108經由二極管112耦合至接地。電阻器114經由電阻器118與多個二極管120耦合至接地。運算放大器100具有輸入102與104，其分別連接到節點110與116。

在圖1所示的電路節點122上的參考電壓V122與二極管112與120的能隙參考電壓有關。輸出參考電壓V122必須比在二極管112與120上每一個的下降電壓更高，因此一般上大約是1.25伏特或更高。雖然輸出參考電壓V122相當穩定，但是輸出參考電壓V122并不適合低于1伏特的集成電路，其操作低于1伏特的電壓。

圖2說明修改的能隙參考電路。添加額外的PMOS裝置130，并且在PMOS裝置130的漏極上獲得輸出參考電壓V122。再者，運算放大器100的輸入102與104分別連接至節點110與116。在節點122上的輸出參考電壓V122由PMOS裝置130的源極/漏極電流I3所決定。由于輸出參考電壓V122不再受到二極管上的電壓下降所限制，所以輸出參考電壓V122會低于1伏特。于是，圖2所示的能隙參考電路則可使用于低于1伏特的應用中。

然而，圖2所示的能隙參考電路，會遭遇到相當明顯的電壓與溫度的變化。為了確保輸出參考電壓V122固定不變，電流I3必須不變。電流I3與分別流經PMOS裝置106與134的電流I1以及I2互補。電流I1與I2分別進一步受到PMOS裝置106與134的柵極(閘極)電壓與漏極電壓的影響。各PMOS裝置106與134的漏極電壓110與116受到二極管112與120電壓下降所影響。然而，二極管112與120的電壓取決于電壓以及溫度。于是，PMOS裝置130無法徹底反應PMOS裝置106與134的操作，且電流I3傾向于電壓Vcc與溫度的變化。

輸出參考電壓V122具有高達±20毫伏特的變化。這無法滿足高準確應用的需求。因此提供具有較小變化的參考電壓的能隙參考電路是需要的。

發明內容

根據本發明一觀點，參考電壓電路包括第一PMOS裝置具有第一源極、第一柵極和第一漏極，其中第一源極耦合至供電節點。第二PMOS裝置具有第二源極、第二柵極和第二漏極，其中第二源極耦合至供電節點，其中第一與第二PMOS裝置具有固定的源極-漏極電流。第三PMOS裝置具有第三源極、第三柵極和第三漏極，其中第三源極耦合至供電節點，且其中第一柵極、第二柵極和第三柵極互連，并且第一漏極、第二漏極和第三漏極虛擬地互連。以及第四電阻器，耦合在第三漏極與接地之間。

根據本發明另一觀點，參考電壓電路包括具有第一源極、第一柵極和第一漏極的第一PMOS裝置，其中第一源極耦合至供電節點。具有第二源極、第二柵極和第二漏極的第二PMOS裝置，其中第二源極耦合至供電節點。具有第三源極、第三柵極和第三漏極的第三PMOS裝置，其中第三源極耦合至供電節點。具有第一輸入、第二輸入和輸出的第一運算放大器，其中第一柵極、第二柵極和第三柵極連接至第一運算放大器的輸出。第一電阻器和第一二極管，每一個均耦合在第一漏極與接地之間。耦合在第二漏極與接地之間的第二電阻器。連接到第二漏極的第三電阻器。耦合于第三電阻器與接地之間的第二二極管。具有第一輸入與第二輸入的第二運算放大器，且第二輸入耦合至選自第一漏極與第二漏極所組成群組中的節點。以及具有耦合至第三漏極的第一端點與耦合至接地的第二端點的第四電阻器。