[發(fā)明專利]存儲器的設置方法、控制器、以及非易失性存儲器系統(tǒng)

有效

• 申請?zhí)枺?/td>: 200810085012.3
• 申請日: 2008-03-13
• 公開（公告）號: CN101533677A
• 公開（公告）日: 2009-09-16
• 發(fā)明（設計）人: 游祥雄;張毓安
• 申請（專利權）人: 群聯電子股份有限公司
• 主分類號: G11C29/42
• 分類號: G11C29/42;G11C16/00;G11C17/00;G06F11/10
• 代理公司: 北京科龍寰宇知識產權代理有限責任公司
• 代理人: 孫皓晨

技術領域

本發(fā)明有關非易失性存儲器及其設置方法(programming?method)，并且 尤其涉及一種用于電可擦除式可編程只讀存儲器(Electrically?Erasable? Programmable?Read-Only?Memory，EEPROM)或快閃存儲器的設置裝置以及 用于單向設置比特信號的非易失性存儲器的設置方法。

背景技術

非易失性存儲器廣泛使用于數據儲存裝置，尤其是EEPROM和快閃存 儲器。由于內嵌與可移除式卡片形式的快閃存儲器具有尺寸小、低功耗、高 速傳輸、穩(wěn)定性高等特性，因此適于移動和手持式的裝置環(huán)境。非易失性存 儲器雖有上述優(yōu)點，但仍有抹除次數限制、數據傳輸過程中存儲空間的浪費、 錯誤數據傳送等問題。

因此，目前亟需一種單向設置比特信號的非易失性存儲器的設置方法。 本發(fā)明利用糾錯碼(Error?Correction?Code，ECC)的糾錯編碼功能，以防止 存儲器的比特錯誤、減少使用新數據頁來設置所更改的數據、以及節(jié)省存儲 器的儲存空間。

發(fā)明內容

本部分摘述了本發(fā)明的某些特征，其他特征將在后續(xù)的段落進行敘述。 本發(fā)明由附加的權利要求書所定義，其合并于此部分以作為參考。

本發(fā)明的主要目的為提供一種非易失性存儲器的設置方法，用于單向設 置比特信號，非易失性存儲器具有單向設置比特信號且被分割成多個數據 頁，該方法包括下列步驟：a)將具有第一數目的第一狀態(tài)連續(xù)比特的第一 數據設置于非易失性存儲器多個數據頁中的一第一數據頁；b)將第一數據 內的第一數目的第一狀態(tài)連續(xù)比特解碼成第二數目的第二狀態(tài)連續(xù)比特；以 及c)將具有N個比特的第三數據編碼成第二數據，并將第二數據記錄到該 第一數據頁，其中該第二數據以糾錯碼進行編碼。第二數據各自具有(N+K) 個比特，第二數據中任兩個不同的數據具有M個比特的差異，其中N為正 整數，K和M均為不小于3的整數，M小于(K+N)，其中若任意一個第三 數據具有N個“0”的連續(xù)比特，則對應的第二數據具有至少(N+3)個“1” 的連續(xù)比特。

本發(fā)明的另一主要目的為提供一種用于被分割成多個數據頁的非易失 性存儲器的控制器，該控制器用于單向設置比特信號，所述控制器包括解碼 模塊和設置模塊。解碼模塊用來解碼非易失性存儲器數據頁內的第一數據。 當第一數據各自包括第一數目的第一狀態(tài)連續(xù)比特時，則將第一數目的第一 狀態(tài)連續(xù)比特解碼成第二數目的第二狀態(tài)連續(xù)比特，以指示用來設置第二數 據的數據頁部分；設置模塊，用于設置第二數據；以及編碼模塊，用于將具 有N個比特的第三數據編碼成(N+K)個比特的第二數據；其中，第二數據 以糾錯碼進行編碼。第二數據中任意兩個不同的數據具有M個比特的差異， 其中N為正整數，K和M均為不小于3的整數，M小于(K+N)，其中若任 意一個第三數據具有N個“0”的連續(xù)比特，則對應的第二數據具有至少(N+3) 個“1”的連續(xù)比特。

本發(fā)明的另一主要目的為提供一種單向設置比特信號的非易失性存儲 器儲存系統(tǒng)，該系統(tǒng)包括存儲模塊、解碼模塊和設置模塊。存儲模塊被分割 成多個數據頁以儲存第二數據。解碼模塊用來解碼非易失性存儲器數據頁內 的第一數據。當第一數據各自包括第一數目的第一狀態(tài)連續(xù)比特時，則將第 一數目的第一狀態(tài)連續(xù)比特解碼成第二數目的第二狀態(tài)連續(xù)比特，以指示用 來設置以ECC進行編碼的第二數據的數據頁部分。編碼模塊將第三數據編 碼成第二數據。第三數據各自具有N個比特，并被編碼為成(N+K)個比特 的第二數據。第二數據中任意兩個不同的數據具有M個比特的差異，其中N 為正整數，K和M均為不小于3的整數，M小于(K+N)，其中若任意一個 第三數據具有N個“0”的連續(xù)比特，則對應的第二數據具有至少(N+3) 個“1”的連續(xù)比特。

附圖說明

圖1為本發(fā)明第一實施例的用于非易失性存儲器模塊的控制器的示意 圖；

圖2A-2B為本發(fā)明第一實施例的設置方法流程圖；

圖3A-3E為本發(fā)明的單向設置比特信號的非易失性存儲器的第一實施 例的設置方法實例的示意圖；以及

圖4顯示了本發(fā)明第二實施例的單向設置比特信號的非易失性存儲器儲 存系統(tǒng)。

主要元件符號說明

10???????非易失性半導體存儲模塊??????101????數據頁