[發(fā)明專利]多處理器系統(tǒng)中網(wǎng)絡(luò)接口卡與加速器傳輸數(shù)據(jù)的方法與裝置

無效

• 申請?zhí)枺?/td>: 200810083952.9
• 申請日: 2008-04-29
• 公開（公告）號: CN101572689A
• 公開（公告）日: 2009-11-04
• 發(fā)明（設(shè)計）人: 王佰玲;李廣磊;鐘忻;汪文俊
• 申請（專利權(quán)）人: 國際商業(yè)機器公司
• 主分類號: H04L29/02
• 分類號: H04L29/02;H04L12/56
• 代理公司: 北京市中咨律師事務(wù)所
• 代理人: 李 崢;周春燕

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)據(jù)處理領(lǐng)域，具體地，涉及在多處理器系統(tǒng)中的網(wǎng)絡(luò)接口卡與加速器之間傳輸數(shù)據(jù)的方法和裝置以及包括該裝置的多處理器系統(tǒng)。

背景技術(shù)

Cell寬頻引擎(Cell?Broadband?Engine，CBE)是一種單芯片多處理器系統(tǒng)。如圖1所示，其具有在一個共享的主存儲器上進行操作的9個處理單元，其中包括一個主處理單元(Power?Processing?Element，PPE)和8個協(xié)處理單元(Synergistic?Processing?Element，SPE)。基于這樣的系統(tǒng)結(jié)構(gòu)，CBE能夠提供杰出的系統(tǒng)能力，其克服了同時期的多處理器系統(tǒng)在性能上所存在的三個重要限制-功率使用、存儲器使用和處理器頻率。因而，CBE被廣泛地應(yīng)用于信號處理、模式匹配、模型建立、目標確定、映射、通信和加密等。可以說，CBE已經(jīng)成功地進駐了市場的大部分領(lǐng)域。

但是，在將CBE用作諸如提供實時圖像內(nèi)容過濾服務(wù)的網(wǎng)絡(luò)服務(wù)器時，出現(xiàn)了一個新的限制：SPE與網(wǎng)絡(luò)接口卡(Network?Interface?Card，NIC)驅(qū)動器之間的網(wǎng)絡(luò)消息傳遞成為系統(tǒng)性能的一個瓶頸。這一限制極大地制約了CBE進入網(wǎng)絡(luò)服務(wù)市場。

具體地，在傳統(tǒng)的SPE與NIC驅(qū)動器之間的數(shù)據(jù)包傳輸過程中，數(shù)據(jù)包將通過NIC層、網(wǎng)絡(luò)接口層、協(xié)議層、套接層，最后到達SPE層。也就是說，在CBE中，由NIC接收到的數(shù)據(jù)包被首先存儲在主存儲器的系統(tǒng)層中，在此接受來自NIC層、網(wǎng)絡(luò)接口層、協(xié)議層、套接層的多種耗時的數(shù)據(jù)包操作，諸如數(shù)據(jù)復(fù)制、IO控制、數(shù)據(jù)包校驗等。在這些操作之后，數(shù)據(jù)包中的數(shù)據(jù)被提取出來并存儲在主存儲器的用戶層中。然后，運行在SPE上的應(yīng)用可從用戶層中讀取該數(shù)據(jù)，以進行處理。

但是，由于大多數(shù)應(yīng)用提供商都希望在不對NIC所提供的設(shè)備編程接口進行任何修改的情況下使用CBE，并且他們所提供的在SPE上運行的應(yīng)用通常都是直接在原始數(shù)據(jù)包(raw?packet)上進行操作的，所以，通常，對于從原始數(shù)據(jù)包中提取出的、存儲在主存儲器的用戶層中的數(shù)據(jù)，在運行在SPE上的應(yīng)用對其進行處理之前，還要將其恢復(fù)為原始數(shù)據(jù)包的形式。并且，通常，在運行在SPE上的應(yīng)用對所恢復(fù)的原始數(shù)據(jù)包進行處理的過程中，仍然要對該數(shù)據(jù)包進行數(shù)據(jù)包校驗、數(shù)據(jù)提取等操作。

也就是說，在數(shù)據(jù)包通過協(xié)議層、套接層時由PPE所進行的數(shù)據(jù)包校驗、數(shù)據(jù)提取等操作，將在SPE上重復(fù)進行。不僅如此，在整個數(shù)據(jù)包傳輸處理中，協(xié)議層和套接層的操作也是最為耗時的兩個階段，大致50％的數(shù)據(jù)傳輸時間都耗費在了這兩個階段上。可以說，這兩個階段是造成系統(tǒng)性能瓶頸的重要因素。

此外，在將CBE用作網(wǎng)絡(luò)服務(wù)器時，對于諸如用于確保網(wǎng)絡(luò)安全的侵入檢測等某些網(wǎng)絡(luò)服務(wù)來說，在數(shù)據(jù)包通過協(xié)議層、套接層時所進行的操作并不是必需的。

因此，需要有一種能夠優(yōu)化諸如CBE的多處理器系統(tǒng)中的數(shù)據(jù)包傳輸過程的技術(shù)，以便盡可能減小在NIC與諸如SPE的加速器之間的數(shù)據(jù)傳輸中協(xié)議層、套接層的上述重復(fù)、不必要的耗時操作對系統(tǒng)性能的影響，來提高系統(tǒng)的數(shù)據(jù)傳輸效率。

發(fā)明內(nèi)容

鑒于上述問題，本發(fā)明提供了一種在多處理器系統(tǒng)中的網(wǎng)絡(luò)接口卡與加速器之間傳輸數(shù)據(jù)的方法和裝置以及包括該裝置的多處理器系統(tǒng)，以便在諸如CBE的多處理器系統(tǒng)中提供NIC驅(qū)動器與加速器之間的高性能消息傳遞能力，以減小協(xié)議層和套接層的耗時操作對系統(tǒng)性能的影響，提高整個系統(tǒng)的數(shù)據(jù)傳輸效率。

根據(jù)本發(fā)明的一個方面，提供了一種在多處理器系統(tǒng)中的網(wǎng)絡(luò)接口卡與加速器(accelerator)之間傳輸數(shù)據(jù)的方法，其中該多處理器系統(tǒng)包括至少一個核心處理器、多個加速器以及可以被上述核心處理器、上述多個加速器和上述網(wǎng)絡(luò)接口卡讀取的主存儲器，該方法包括：將在上述網(wǎng)絡(luò)接口卡與上述多個加速器之間傳輸?shù)臄?shù)據(jù)以至少一個原始數(shù)據(jù)包的形式存儲到上述主存儲器中；設(shè)置上述原始數(shù)據(jù)包在上述主存儲器中的存儲位置標識；以及使上述網(wǎng)絡(luò)接口卡或上述多個加速器根據(jù)上述存儲位置標識從上述主存儲器獲取上述原始數(shù)據(jù)包。