[發明專利]半導體裝置及其制造方法

無效

• 申請號: 200810083762.7
• 申請日: 2008-03-12
• 公開（公告）號: CN101266957A
• 公開（公告）日: 2008-09-17
• 發明（設計）人: 宮田拓司;吉田哲哉
• 申請（專利權）人: 三洋電機株式會社;三洋半導體株式會社
• 主分類號: H01L23/485
• 分類號: H01L23/485;H01L23/488;H01L21/60
• 代理公司: 北京市柳沈律師事務所
• 代理人: 陶鳳波

技術領域

本發明涉及一種半導體裝置及其制造方法，特別是涉及無接合線結構 中使半導體芯片與預成型材料的結合部的可靠性提高的半導體裝置及其制 造方法。

背景技術

公知有如下的半導體裝置，即、作為將半導體芯片的電極向外部導出 的連接件、不使用金屬細線(接合線)的所謂的無接合線結構的半導體裝 置(例如參照專利文獻1)。

圖11表示現有技術的無接合線結構(下面稱為無接合線結構)的半導 體裝置的一例。圖11(A)是立體圖，圖11(B)是圖11(A)的b-b線的 剖面圖，圖11(C)是電極部分的剖面放大圖。其中，在圖11(A)、圖11 (C)中省略樹脂層。

參照圖11(A)、圖11(B)，半導體芯片201例如是MOSFET(Metal?Oxide Semiconductor?Field?Effect?Transistor：金屬氧化物半導體場效應晶體管)、二 極管或雙極晶體管等，在此，表示以MOSFET為例的情況。在半導體芯片 201的一主面側通過鋁合金等設置表面電極202。引線框220是以銅為原料 沖壓的框，半導體芯片201通過例如焊料或Ag膏構成的預成型材料204固 定在該框的前端板221上。半導體芯片201的其他主面通過襯板金屬層形 成背面電極205。與前端板221連接的引線225作為漏極端子向外部導出。

在表面電極202上為了降低其與預成型材料(例如焊料)204之間的阻 抗、且提高粘接性，設置有Ti-Ni-Cu-Au的多層金屬層203，利用預成型材 料204固定金屬板227。金屬板227作為源極端子向外部導出。另外，同樣 地，在一主面側，金屬板226固定并作為柵極端子向外部導出。

半導體芯片201、引線框220及金屬板226、227通過模具及傳遞模進 行樹脂封固，樹脂層208構成封裝外形。

參照圖11(C)，多層金屬層203形成在表面電極(Al層)202上。多 層金屬層203是從下層(表面電極202)側連續堆積鈦(Ti)層203a、鎳(Ni) 層203b、銅(Cu)層203c、金(Au)層203d的結構層。利用電子沖擊加 熱蒸鍍法，Ti層203a例如形成膜厚為100，利用電子沖擊加熱蒸鍍法， Ni層203b例如形成膜厚為200，利用阻抗加熱蒸鍍法，Cu層203c例如 形成膜厚為1500，利用阻抗加熱蒸鍍法，Au層203d例如形成膜厚為625。

專利文獻1：(日本)特開2003-229460號公報

在上述的無引線結構的半導體裝置中，無論半導體芯片的種類 (MOSFET、雙極晶體管、二極管、IGBT(Insulated?Gate?Bipolar?Transistor： 隔離柵型雙極晶體管)等)，電氣特性(例如正向電壓特性、接通阻抗不良、 正向電流)波動、溫度循環試驗前后的特性變動等故障多有發生。

由試驗的結果可知，電氣特性的波動起因于作為半導體芯片201與預 成型材料204(焊料)的結合部的多層金屬層203的阻抗值的波動，另外， 特性變動起因于在溫度循環試驗的前后、多層金屬層203的應力的變動。

起因于阻抗值波動的特性波動會引起成品率的下降。另外，起因于應 力的特性變動也產生結合強度的下降，而且，也會產生例如正向電壓特性 等的初期特性的變動，引起可靠性降低的問題。

發明內容

本發明是鑒于上述課題而提出的，第一方面，本發明的半導體裝置具 有：半導體芯片，其在半導體基板的一主面設置電極層；多層金屬層，其 設置在所述電極層上；連接件，其由金屬板構成，通過預成型材料固定在 所述多層金屬層上，所述多層金屬層依照第一金屬層、第二金屬層、第三 金屬層的順序進行層積，該第一金屬層膜厚為400～2000、以鈦作為主要 材料，該第二金屬層膜厚為100～1000、以鎳作為主要材料，該第三金屬 層膜厚為500～2000、由銅或鉻構成。