[發明專利]將單微處理器核劃分為多個小核的可配置微處理器和方法

無效

• 申請號: 200810083502.X
• 申請日: 2008-03-06
• 公開（公告）號: CN101266559A
• 公開（公告）日: 2008-09-17
• 發明（設計）人: 唐·Q·古延;杭·Q·利;巴拉臘姆·辛哈羅伊
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G06F9/50
• 分類號: G06F9/50;G06F15/78
• 代理公司: 北京市柳沈律師事務所
• 代理人: 黃小臨

1.一種用于將單微處理器核劃分為多個小核的計算機實現的方法，所述計算機實現的方法包括：

對單微處理器核的資源進行劃分，以形成分區資源，其中每個分區資源包括所述單微處理器核中的未分區資源的一部分；以及

通過將一組分區資源分配給所述多個小核中的每個小核而從所述單微處理器核形成所述多個小核，其中每組分區資源專用于一個小核以使得每個小核獨立于所述多個小核中的其他小核而運作，并且其中每個小核使用其專用的一組分區資源來處理指令。

2.如權利要求1所述的計算機實現的方法，其中當微處理器軟件設置用來對所述單微處理器核進行劃分的分區位時，進行所述分區步驟。

3.如權利要求1所述的計算機實現的方法，其中所述單微處理器核的資源包括結構性資源和非結構性資源。

4.如權利要求3所述的計算機實現的方法，其中，所述結構性資源包括數據高速緩存、指令高速緩存和指令緩沖器。

5.如權利要求3所述的計算機實現的方法，其中所述非結構性資源包括重命名資源、指令隊列、加載/存儲隊列、鏈接/計數堆棧和完成表。

6.如權利要求1所述的計算機實現的方法，還包括：

響應于所述多個小核中的一個小核接收到專用于該小核的指令高速緩存分區中的指令、將所述指令提供給專用于所述小核的指令緩沖器分區；

將來自所述指令緩沖器分區的指令分派給專用于所述小核的執行單元；

執行所述指令；以及

完成所述指令。

7.如權利要求6所述的計算機實現的方法，其中所述執行單元包括專用于所述小核的加載/存儲單元分區、定點單元分區、浮點單元分區和分支單元分區。

8.如權利要求7所述的計算機實現的方法，其中所述小核中的分支單元分區執行分支指令，并取得獨立于其他小核的指令流。

9.如權利要求7所述的計算機實現的方法，其中所述加載/存儲單元分區訪問數據高速緩存分區以獲得獨立于其他小核的加載/存儲數據。

10.如權利要求1所述的計算機實現的方法，其中將所述單微處理器核劃分為多個小核以處理低計算強度工作量。

11.如權利要求1所述的計算機實現的方法，其中在所述單微處理器核中的未分區資源的一部分是所述未分區資源的一半。

12.一種可配置微處理器，包括：

多個小核，以及

在所述多個小核的每個小核中的一組分區資源，其中該組分區資源包括從單微處理器核分區的資源，并且其中每個分區資源包括所述單微處理器核中的未分區資源的一部分；

其中，通過將一組分區資源分配給所述多個小核中的每個小核來形成所述多個小核，

其中每組分區資源專用于一個小核以使得每個小核獨立于所述多個小核中的其他小核而運作，以及

其中每個小核使用其專用的一組分區資源來處理指令。

13.如權利要求12所述的可配置微處理器，其中，響應于微處理器軟件設置了分區位，從所述單微處理器核分區所述資源。

14.如權利要求12所述的可配置微處理器，其中從所述單微處理器核分區的資源包括結構性資源和非結構性資源。

15.如權利要求14所述的可配置微處理器，其中所述結構性資源包括數據高速緩存、指令高速緩存和指令緩沖器。

16.如權利要求14所述的可配置微處理器，其中所述非結構性資源包括重命名資源、指令隊列、加載/存儲隊列、鏈接/計數堆棧和完成表。

17.如權利要求12所述的可配置微處理器，其中小核通過接收專用于該小核的指令高速緩存分區中的指令、將所述指令提供給專用于所述小核的指令緩沖器、將來自所述指令緩沖器分區的指令分派給專用于該小核的執行單元、執行所述指令并完成所述指令來處理指令。

18.如權利要求12所述的可配置微處理器，其中將所述單微處理器核劃分為多個小核以處理低計算強度工作量。

19.如權利要求12所述的可配置微處理器，其中所述單微處理器核中的未分區資源的一部分是所述未分區資源的一半。

20.一種信息處理系統，包括：

至少一個處理單元，該處理單元包括多個小核，其中所述多個小核中的每個小核包括在每個小核中的一組分區資源，其中該組分區資源包括從單微處理器核劃分的資源，其中每組分區資源專用于一個小核以使得每個小核獨立于所述多個小核中的其他小核而運作，并且其中每個小核使用其專用的一組分區資源來處理指令。