[發明專利]制造半導體結構的方法

有效

• 申請號: 200810083457.8
• 申請日: 2008-03-05
• 公開（公告）號: CN101276787A
• 公開（公告）日: 2008-10-01
• 發明（設計）人: 張郢;閻紅雯;B·B·多麗斯;楊慶云;R·加甘納桑;陳自強
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/8238
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 屠長存

1.一種制造半導體結構的方法，包括：

直接在半導體襯底的第一部分上形成第一柵極電介質層和第一多晶硅層的第一堆疊；

直接在所述第一堆疊上和在半導體襯底的第二部分上形成第二柵極電介質、金屬柵極層和含硅層的第二堆疊；

直接在第一多晶硅層上和直接在所述含硅層上形成第二多晶硅層；

在所述第二多晶硅層上形成柵極帽電介質層；

在所述第一部分上方的所述第一多晶硅層中和在所述第二部分上方的所述含硅層中形成圖案；

用光致抗蝕劑遮蔽所述第一部分；

在所述第二部分上方將所述圖案轉移到所述第二柵極電介質層中；

從所述第一部分的上方去除所述光致抗蝕劑；以及

從所述第一部分的上方將所述圖案轉移到所述第一柵極電介質層中。

2.如權利要求1所述的方法，其中，所述第二柵極電介質層包括含氧化物的電介質層和高K電介質層的堆疊，其中所述含氧化物的電介質層的厚度小于大約1nm，所述含氧化物的電介質層是氧化物層或氮氧化物層，而所述第一柵極電介質層包括從包括氧化硅和氮氧化硅的組中選擇的材料。

3.如權利要求2所述的方法，其中，通過沉積均厚多晶硅層隨后對所述均厚多晶硅層進行部分蝕刻而形成所述第一多晶硅層，并且所述第一多晶硅層具有從大約10nm至大約50nm的范圍內的厚度，所述第二柵極電介質層具有從大約2nm至大約10nm的范圍內的厚度，所述金屬柵極層具有從大約2nm至大約10nm的范圍內的厚度，而所述柵極帽電介質層具有從大約15nm至大約60nm的范圍內的厚度。

4.如權利要求2所述的方法，其中，所述含硅層是非晶硅層并具有從大約10nm至大約50nm的范圍內的厚度，而所述第二多晶硅層具有從大約40nm至大約120nm的范圍內的厚度。

5.如權利要求2所述的方法，還包括：在對所述第一部分的所述遮蔽之后并在將所述圖案轉移到所述第二柵極電介質層中之前，離子轟擊所述第二電介質層。

6.一種制造半導體結構的方法，包括：

直接在半導體襯底的第一部分上形成第一柵極電介質層和第一多晶硅層的第一堆疊；

直接在所述第一堆疊上和在半導體襯底的第二部分上形成第二柵極電介質、金屬柵極層和含硅層的第二堆疊；

直接在第一多晶硅層上和直接在所述含硅層上形成第二多晶硅層；

在所述第二多晶硅層上形成柵極帽電介質層；

在所述柵極帽電介質中形成圖案；

用第一光致抗蝕劑遮蔽所述第二部分；

從所述第一部分的上方將所述圖案轉移到所述第一多晶硅層中；

用第二光致抗蝕劑遮蔽所述第一部分；

在所述第二部分上方將所述圖案轉移到所述金屬柵極層和所述第二柵極電介質層中；以及

從所述第一部分蝕刻第一柵極電介質層。

7.如權利要求6的方法，其中，所述第二柵極電介質層包括含氧化物的電介質層和高K電介質層的堆疊，其中所述含氧化物的電介質層的厚度小于大約1nm，所述含氧化物的電介質層是氧化物層或氮氧化物層，而所述第一柵極電介質層包括從包括氧化硅和氮氧化硅的組中選擇的材料。

8.如權利要求7所述的方法，其中，通過沉積均厚多晶硅層隨后對所述均厚多晶硅層進行部分蝕刻而形成所述第一多晶硅層，并且所述第一多晶硅層具有從大約10nm至大約50nm的范圍內的厚度，所述第二柵極電介質層具有從大約2nm至大約10nm的范圍內的厚度，所述金屬柵極層具有從大約2nm至大約10nm的范圍內的厚度，而所述柵極帽電介質層具有從大約15nm至大約60nm的范圍內的厚度。

9.如權利要求7所述的方法，其中，所述含硅層是非晶硅層并具有從大約10nm至大約50nm的范圍內的厚度，而所述第二多晶硅層具有從大約40nm至大約120nm的范圍內的厚度。

10.如權利要求7所述的方法，還包括：在對所述第一部分的所述遮蔽之后并在所述第二部分上方將所述圖案轉移到所述第二柵極電介質層中之前，離子轟擊所述第二電介質層。