[發(fā)明專利]金屬氧化物半導體元件及其制造方法

有效

• 申請?zhí)枺?/td>: 200810083168.8
• 申請日: 2008-03-07
• 公開（公告）號: CN101527313A
• 公開（公告）日: 2009-09-09
• 發(fā)明（設計）人: 郭東政;陳逸琳
• 申請（專利權(quán)）人: 瑞昱半導體股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/94;H01L23/60;H01L21/02
• 代理公司: 北京市柳沈律師事務所
• 代理人: 陶鳳波

1.一種具穩(wěn)壓與靜電放電防護的金屬氧化物半導體元件，包括：

一P型基底；

一柵極氧化層，位于該P型基底上方；

一導體層，位于該柵極氧化層上方且連接于一電源端；

一第一N型摻雜區(qū)，位于該P型基底中，并位于該柵極氧化層的一側(cè)邊， 且連接于一接地端；

一第二N型摻雜區(qū)，位于該P型基底中，并位于該柵極氧化層的另一側(cè) 邊；以及

一第三N型摻雜區(qū)，位于該第二N型摻雜區(qū)的側(cè)邊，并連接于一焊墊，

其中該第二N型摻雜區(qū)與該第三N型摻雜區(qū)之間具有勢壘，當靜電大 于該勢壘時該第二N型摻雜區(qū)與該第三N型摻雜區(qū)間的P型基底被穿透， 從而形成第四N型摻雜區(qū)。

2.如權(quán)利要求1所述的金屬氧化物半導體元件，其中該焊墊為一電源 焊墊。

3.如權(quán)利要求1所述的金屬氧化物半導體元件，其中該焊墊為一輸入/ 輸出焊墊。

4.如權(quán)利要求1所述的金屬氧化物半導體元件，其中該P型基底內(nèi)的 上方形成一P型摻雜區(qū)，該P型摻雜區(qū)連接于接地端。

5.如權(quán)利要求1所述的金屬氧化物半導體元件，其中該導體層的材料 包含多晶硅。

6.如權(quán)利要求1所述的金屬氧化物半導體元件，其中依照勢壘不同， 可調(diào)整該第二N型摻雜區(qū)與該第三N型摻雜區(qū)之間，在該P型基底區(qū)域的 N離子摻雜濃度。

7.如權(quán)利要求1所述的金屬氧化物半導體元件，其中依照勢壘不同， 可調(diào)整該第二N型摻雜區(qū)與該第三N型摻雜區(qū)之間的距離。

8.如權(quán)利要求1所述的金屬氧化物半導體元件，其中該導體層可作為 一柵極、該第一N型摻雜區(qū)可作為一源極、該第三N型摻雜區(qū)可作為一漏 極。

9.一種具穩(wěn)壓與靜電放電防護的金屬氧化物半導體元件的制作方法， 其步驟包括：

形成一P型基底；

形成一柵極氧化層于該P型基底的上方；

形成一導體層于該柵極氧化層的上方，其中該導體層連接于一電源端； 及

形成一第一N型摻雜區(qū)、一第二N型摻雜區(qū)及一第三N型摻雜區(qū)于該 P型基底中，其中該第一N型摻雜區(qū)連接于一接地端，該第三N型摻雜區(qū)連 接于一焊墊，

其中該第二N型摻雜區(qū)與該第三N型摻雜區(qū)之間具有勢壘，當靜電大 于該勢壘時該第二N型摻雜區(qū)與該第三N型摻雜區(qū)間的P型基底被穿透， 從而形成第四N型摻雜區(qū)。

10.權(quán)利要求9所述的金屬氧化物半導體元件的制作方法，其中在形成 一第三N型摻雜區(qū)的步驟后，還包含：

形成一P型摻雜區(qū)于該P型基底中，其中該P型摻雜區(qū)連接于該接地端。