[發明專利]輸出訊號驅動電路及驅動輸出訊號的方法

無效

• 申請號: 200810083149.5
• 申請日: 2008-03-07
• 公開（公告）號: CN101527556A
• 公開（公告）日: 2009-09-09
• 發明（設計）人: 陳逸琳
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: H03K5/24
• 分類號: H03K5/24;H03K19/0175;G11C7/10
• 代理公司: 北京市柳沈律師事務所
• 代理人: 蒲邁文

技術領域

本發明涉及一種輸出訊號驅動電路及其方法，尤其是涉及一種利用反饋機制以增進電流效率，而不超過要求電壓的輸出驅動訊號電路及方法。

背景技術

隨著處理器性能不斷的攀升，存儲器頻寬已經成為目前計算機系統的效能的一大瓶頸，所以各大半導體廠與芯片廠均不斷地開發新的存儲器規格與總線技術來做為存儲器頻寬的解決方案，現在的雙重數據傳輸率(Double?datarate，DDR)的存儲器發展技術也不例外，從最初的DDRI，DDRII到最新的DDRIII存儲器傳輸規格。在大幅提升數據存取量的同時，一般的特定應用集成電路(application?specific?integrated?circuit，ASIC)制造廠卻無法即時提供最先進的技術工藝供客戶使用。根據世界半導體標準協會(JDEC)所訂的規格，DDRI存儲器必須遵循SSTL25的規格，即存儲器的輸入/輸出(IO)端口電壓必須為2.5V，DDRII存儲器必須遵循SSTL18的規格，即存儲器的輸入/輸出端口電壓必須為1.8V，以及DDRIII存儲器必須遵循SSTL15的規格，即存儲器的輸入/輸出端口電壓必須為1.5V，但是一般ASIC芯片制造廠只提供兩種工藝元件(亦即低壓元件和高壓元件)供客戶使用。因此，在設計存儲器控制器(controller)的輸入/輸出連接墊上，一般是將可運作于3.3V的高壓晶體管元件操作在2.5V電壓下(DDRI)，或是將可運作于3.3V的高壓晶體管元件操作在1.8V下(DDRII)。請參考圖1，圖1所示為已知3.3V晶體管的電流-電壓特性曲線圖。根據圖1可以得知，當3.3V的晶體管操作在DDRII規格所需的1.8V時，其操作電流I₂均會比當3.3V晶體管操作在正常的3.3V下的操作電流I₁小，然而輸入/輸出連接墊為了要在DDRII規格所規定的時間內充電至合理的電壓電平，則驅動電流可能會不夠大，因此在這情況下為了提高驅動電流量則必須要增加晶體管的通道寬度(width)以及輸入/輸出連接墊的面積，如此一來便使芯片面積增加而使成本上升。同樣地，當3.3V的晶體管操作在DDRIII規格的1.5V時，其操作電流I₃均會比當3.3V晶體管操作在正常的3.3V下的操作電流I₁小，且會比上述運作于1.8V下的情況更小，因此所需增加的面積就會更大了。

發明內容

因此，本發明的目的之一在于提供一種具有反饋機制的輸出驅動訊號電路及方法，以解決上述問題。

依據本發明的一實施例，其披露一種輸出訊號驅動電路。該輸出訊號驅動電路包含有：一比較器，一第一開關，以及一第二開關。該比較器接收一參考電壓，用來比較該參考電壓與一輸出端的電壓電平以輸出一比較訊號；該第一開關的一端耦接于一第一電源電壓，其另一端耦接于一輸出端，其中該第一開關導通與否依據一第一輸入訊號以及該比較訊號，以選擇性地將該第一電源電壓與該輸出端導通；以及該第二開關的一端耦接于該輸出端，其另一端接收一第二電源電壓，其中該第二開關導通與否依據一第二輸入訊號以選擇性地將該第二電源電壓與該輸出端導通；其中，該第一電源電壓大于等于該參考電壓。

依據本發明的一實施例，其披露一種驅動輸出訊號的方法。該方法包含有下列步驟：比較一參考電壓與一輸出端的電壓電平以輸出一比較訊號；依據一第一輸入訊號以及該比較訊號，選擇性地將一第一電源電壓與該輸出端導通；以及依據一第二輸入訊號，選擇性地將一第二電源電壓與該輸出端導通；其中，該第一電源電壓大于等于該參考電壓。

附圖說明

圖1為已知3.3V晶體管的電流-電壓特性曲線圖。

圖2為本發明輸出訊號驅動電路的一實施例的示意圖。

圖3為圖2所示的P型場效應晶體管的電流-電壓特性曲線圖。

圖4為圖2所示的N型場效應晶體管的電流-電壓特性曲線圖。

圖5為本發明驅動輸出訊號的方法的一實施例的流程圖。

附圖符號說明