[發(fā)明專利]存儲裝置

無效

• 申請?zhí)枺?/td>: 200810083126.4
• 申請日: 2003-09-12
• 公開（公告）號: CN101246739A
• 公開（公告）日: 2008-08-20
• 發(fā)明（設(shè)計）人: 炭田昌哉
• 申請（專利權(quán)）人: 松下電器產(chǎn)業(yè)株式會社
• 主分類號: G11C8/16
• 分類號: G11C8/16
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 邸萬奎

本申請是以下專利申請的分案申請：申請?zhí)枺?3165015.5；申請日：2003年9月12日；發(fā)明名稱：存儲裝置。

技術(shù)領(lǐng)域

本發(fā)明涉及一種有多個端口的存儲裝置，本發(fā)明尤其涉及一種能減少多個端口的信號之間交叉耦合噪聲的存儲裝置。

背景技術(shù)

對于有多個端口的存儲裝置，傳統(tǒng)上提出了在CPU中要使用的寄存器文件。通常，寄存器文件包括寫入端口和讀取端口。尤其是常常使用有多個讀取端口和多個寫入端口的寄存器文件來用于許多用途。

圖27是顯示有兩個寫入端口和三個讀取端口的傳統(tǒng)寄存器文件的存儲器單元的結(jié)構(gòu)的實(shí)例的電路圖。圖27中，存儲器單元由用于輸入寫入數(shù)據(jù)的轉(zhuǎn)接門1和2、用于存儲數(shù)據(jù)的包括反相器3和4的存儲元件以及用于從存儲元件讀取數(shù)據(jù)的NMOS晶體管5到10組成。

對于控制存儲器單元的寫入和讀取的信號線，還提供了用于兩個端口的寫入字線11和12、用于各個端口的寫入位線13和14、用于三個端口的讀取字線15到17以及用于各個端口的讀取位線18到20。

圖28是顯示包括具有圖27中的結(jié)構(gòu)的存儲器單元的寄存器文件的結(jié)構(gòu)的實(shí)例的方框圖。圖28中，寄存器文件包括：存儲器單元陣列200，具有以32引入線(entry)和32位結(jié)構(gòu)布置的存儲器單元；地址解碼器210，用于產(chǎn)生存儲器單元的地址；讀取數(shù)據(jù)保持電路220，用于保持從存儲器單元讀取的數(shù)據(jù)；寫入數(shù)據(jù)保持電路230，用于保持要寫入存儲器單元的數(shù)據(jù)；和控制電路240。

從外部向寄存器文件給予用于兩個寫入端口中的每個寫入端口的4位地址和用于三個讀取端口中的每個讀取端口的5位地址。地址解碼器210解碼所給予的地址，并用具有32引入線(entry)和2個端口的64條寫入字線和具有32引入線(entry)和3個端口的96條讀取字線與存儲器單元陣列200相連接。讀取數(shù)據(jù)保持電路220和存儲器單元陣列200用3個端口讀取位線相互連接，每條讀取位線有32位，而寫入數(shù)據(jù)保持電路230和存儲器單元陣列200用2個端口寫入位線相互連接，每個寫入位線有32位。

圖29是用來解釋圖27和28中所示的寄存器文件的操作的時序圖。寄存器文件與時鐘信號CLK同步操作，以時鐘信號CLK的H電平執(zhí)行讀取，以其L電平執(zhí)行寫入。

圖29中，當(dāng)時鐘信號CLK有L電平時，將由所選的端口的寫入地址所指定的寫入字線設(shè)置為具有H電平。端口數(shù)為0且字?jǐn)?shù)為1時，在圖27中，轉(zhuǎn)接門1接通。結(jié)果，端口數(shù)為0的寫入位線13的數(shù)據(jù)經(jīng)轉(zhuǎn)接門1存儲在字?jǐn)?shù)為1的存儲元件中。

當(dāng)時鐘信號CLK有H電平時，將由所選的端口的讀取地址所指定的讀取字線設(shè)為H電平。端口數(shù)為0且字?jǐn)?shù)為1時，圖27中，晶體管5接通。結(jié)果，將字?jǐn)?shù)為1的存儲元件中存儲的數(shù)據(jù)經(jīng)晶體管6讀取到端口數(shù)為0的讀取位線18上。

半導(dǎo)體集成電路已經(jīng)連續(xù)發(fā)展了半導(dǎo)體技術(shù)，以滿足對集成增加無止境的需求，在半導(dǎo)體處理中進(jìn)一步發(fā)展了微型制造(microfabrication)。用半導(dǎo)體處理的微型制造，在相鄰位線或字線之間的交叉耦合噪聲所造成的故障進(jìn)一步變得嚴(yán)重了。

用微型制造，還須在降低源電壓以便執(zhí)行對存儲器單元的寫入操作時減小漏電流。當(dāng)漏電流減小時，晶體管的閾值增高。因此，問題在于不能一直執(zhí)行相應(yīng)于微型制造的理想縮放比例，難以降低源電壓。

為了執(zhí)行微型制造處理，還在制造過程中減小曝光波長。為了實(shí)現(xiàn)存儲器單元的功能和特點(diǎn)，希望根據(jù)波長的減小來優(yōu)化晶體管的掩模數(shù)據(jù)，或者，在曝光中單獨(dú)地執(zhí)行光學(xué)相位校正。然而，優(yōu)化掩模數(shù)據(jù)需要大量的工時，此外，難以執(zhí)行部分光學(xué)相位校正，這是因?yàn)橐獙φ麄€晶片執(zhí)行曝光。因此，問題在于要在使用能折中(compromise)到某種程度的掩模數(shù)據(jù)的假設(shè)之上來設(shè)計存儲器單元。

發(fā)明內(nèi)容

考慮到環(huán)境，本發(fā)明的一個目的是提供一種存儲裝置，能減小由半導(dǎo)體的微型制造處理造成的位線和字線的交叉耦合噪聲。

本發(fā)明的另一目的是提供一種能降低源電壓的微型制造的存儲裝置。再一個目的是提供一種存儲裝置，能共享晶體管的物理形狀，用能折中到某種程度的掩模數(shù)據(jù)來防止性能變壞。