[發(fā)明專利]堆棧式芯片封裝結(jié)構(gòu)

無效

• 申請?zhí)枺?/td>: 200810082782.2
• 申請日: 2008-03-19
• 公開（公告）號: CN101540312A
• 公開（公告）日: 2009-09-23
• 發(fā)明（設(shè)計）人: 董悅明;楊家銘;林淑惠;林大發(fā);宋明芳
• 申請（專利權(quán)）人: 華泰電子股份有限公司
• 主分類號: H01L25/00
• 分類號: H01L25/00;H01L25/065;H01L23/488;H01L23/31;H01L21/50;H01L21/60;H01L21/56
• 代理公司: 北京律誠同業(yè)知識產(chǎn)權(quán)代理有限公司
• 代理人: 梁 揮;祁建國

1.一種堆棧式芯片封裝結(jié)構(gòu)，其特征在于，至少包含：

一第一基板；

一第一芯片，設(shè)置于該第一基板上；

一第二芯片，設(shè)置于該第一芯片上；

至少一第二基板，設(shè)置于該第一芯片上，且電性連接于該第一芯片及該第一基板；

至少一第一接線，連接于該第二芯片與該第二基板之間；

至少一第二接線，連接于該第一基板與該第二基板之間；以及

一封膠體，形成于該第一基板上，并包覆該第一芯片、該第二芯片、該第二基板、該第一接線及該第二接線。

2.如權(quán)利要求1所述的堆棧式芯片封裝結(jié)構(gòu)，其特征在于，該第二基板設(shè)有一開槽，該第二芯片設(shè)置于該開槽中，并接合于該第一芯片上。

3.如權(quán)利要求1所述的堆棧式芯片封裝結(jié)構(gòu)，其特征在于，該第二基板位于該第二芯片的一側(cè)。

4.如權(quán)利要求1所述的堆棧式芯片封裝結(jié)構(gòu)，其特征在于，該堆棧式芯片封裝結(jié)構(gòu)設(shè)有二第二基板，其分別位于該第二芯片的兩側(cè)。

5.如權(quán)利要求1所述的堆棧式芯片封裝結(jié)構(gòu)，其特征在于，該第一基板設(shè)有至少一被動組件。

6.如權(quán)利要求1所述的堆棧式芯片封裝結(jié)構(gòu)，其特征在于，該第一芯片設(shè)有至少一導(dǎo)電凸塊，用以電性連接于該第二基板。

7.一種堆棧式芯片封裝結(jié)構(gòu)的制造方法，其特征在于，至少包含：

提供一第一基板；

設(shè)置一第一芯片于該第一基板上；

設(shè)置一第二芯片和至少一第二基板于該第一芯片上，其中該第二基板電性連接于該第一芯片及該第一基板；

連接至少一第一接線于該第二芯片與該第二基板之間；

連接至少一第二接線于該第一基板與該第二基板之間；以及

形成一封膠體于該第一基板上，以包覆該第一芯片、該第二芯片、該第二基板、該第一接線及該第二接線。

8.如權(quán)利要求7所述的堆棧式芯片封裝結(jié)構(gòu)的制造方法，其特征在于，該設(shè)置至少一第二基板的步驟至少包含：

設(shè)置一第二基板于該第二芯片的一側(cè)。

9.如權(quán)利要求7所述的堆棧式芯片封裝結(jié)構(gòu)的制造方法，其特征在于，該設(shè)置至少一第二基板的步驟至少包含：

設(shè)置二第二基板于該第二芯片的兩側(cè)。

10.如權(quán)利要求7所述的堆棧式芯片封裝結(jié)構(gòu)的制造方法，其特征在于，至少還包含：

形成至少一導(dǎo)電凸塊于該第一芯片上，用以電性連接于該第二基板。