[發明專利]半導體裝置及其制造方法

無效

• 申請號: 200810082278.2
• 申請日: 2008-02-29
• 公開（公告）號: CN101254892A
• 公開（公告）日: 2008-09-03
• 發明（設計）人: 西內秀夫;宮城武史;館山和樹;小幡進;樋口和人
• 申請（專利權）人: 株式會社東芝
• 主分類號: B81B7/00
• 分類號: B81B7/00;B81C3/00
• 代理公司: 永新專利商標代理有限公司
• 代理人: 陳英俊

1、一種半導體裝置，其特征在于，具備：

半導體基板；

微電子機械系統部，形成于所述半導體基板表面；以及

蓋部，與所述微電子機械系統部離開距離配置，覆蓋著所述微電子機械系統部設于所述半導體基板表面；

所述蓋部由包圍所述微電子機械系統部的側壁區域和具有中空層且同所述半導體基板與所述側壁區域一起形成封閉空間的的頂板區域構成。

2、如權利要求1所述的半導體裝置，其特征在于，

所述蓋部具有與所述微電子機械系統部離開距離且對置地配置的第1蓋層和在所述第1蓋層上層疊設置的第2蓋層；在所述第1蓋層與所述第2蓋層之間形成有所述中空層。

3、一種半導體裝置的制造方法，其特征在于，具備：

形成微電子機械系統部和第1犧牲層的工序，所述微電子機械系統部形成于半導體基板表面，所述第1犧牲層起覆蓋所述微電子機械系統部的周邊區域的所述半導體基板；

形成第1蓋層的工序，所述第1蓋層覆蓋所述第1犧牲層及其周邊區域的所述半導體基板；

在所述第1蓋層的、隔著所述第1犧牲層同所述半導體基板相對置的位置，設置貫通所述第1蓋層并到達所述第1犧牲層的第1通孔的工序；

形成第2犧牲層的工序，所述第2犧牲層通過所述第1通孔與所述第1犧牲層連通，并且形成在與所述微電子機械系統部相對置的位置、且處于所述第1蓋層之上；

形成覆蓋所述第1蓋層及所述第2犧牲層的第2蓋層的工序；

在形成于所述第2犧牲層的區域的所述第2蓋層，設置到達所述第2犧牲層的第2通孔的工序；

通過所述第1通孔及所述第2通孔除去所述第1犧牲層及所述第2犧牲層的工序；以及

堵塞所述第2通孔的工序。