[發明專利]半導體存儲器件及其制造方法

有效

• 申請號: 200810081928.1
• 申請日: 2008-02-22
• 公開（公告）號: CN101252132A
• 公開（公告）日: 2008-08-27
• 發明（設計）人: 安田真
• 申請（專利權）人: 富士通株式會社
• 主分類號: H01L27/11
• 分類號: H01L27/11;H01L29/78;H01L29/08;H01L21/8244;H01L21/336
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 張龍哺;馮志云

1.一種半導體存儲器件，包括：

半導體襯底；第一CMOS反相器，其包括第一和第二MOS晶體管，所述第一和第二MOS晶體管分別具有彼此不同的溝道導電類型，并且在所述半導體襯底上的第一節點串聯連接；

第二CMOS反相器，其包括第三和第四MOS晶體管，所述第三和第四MOS晶體管分別具有彼此不同的溝道導電類型，并且在所述半導體襯底上的第二節點串聯連接，所述第二CMOS反相器與所述第一CMOS反相器一起形成觸發器電路；

第一轉移晶體管，配置在所述半導體襯底上第一位線與所述第一節點之間，所述第一轉移晶體管具有與字線連接的并通過所述字線上的選擇信號來驅動的第一柵電極；

第二轉移晶體管，配置在所述半導體襯底上第二位線與所述第二節點之間，所述第二轉移晶體管具有與所述字線連接的并通過所述字線上的選擇信號來驅動的第二柵電極；

多晶硅電阻元件，其形成在所述半導體襯底上的器件隔離區上；

所述第一和第三MOS晶體管的每一個形成在由所述器件隔離區界定在所述半導體襯底中的第一導電類型的器件區中；

所述第一和第三MOS晶體管的每一個包括：

多晶硅柵電極，經由柵極絕緣膜形成在所述半導體襯底上，并在其各自的側壁表面承載有柵極側壁絕緣膜；

第二導電類型源極區，形成在所述半導體襯底中的所述多晶硅柵電極的第一側，使得所述第二導電類型源極區的端部侵入到所述多晶硅柵電極正下方的一部分所述半導體襯底中；

第二導電類型漏極擴展區，形成在所述半導體襯底的表面部分中的與所述多晶硅柵電極的所述第一側相對的第二側，使得所述第二導電類型漏極擴展區的端部侵入到所述多晶硅柵電極正下方的一部分所述半導體襯底中；以及第二導電類型漏極區，與所述漏極擴展區重疊地形成在所述半導體襯底中的所述第二側的所述柵極側壁絕緣膜的外側，其中所述漏極區的深度大于所述第二導電類型漏極擴展區的深度；

其中所述源極區形成為比所述漏極擴展區更深，所述多晶硅柵電極具有的膜厚度等于所述多晶硅電阻元件的膜厚度，所述源極區和所述多晶硅電阻元件摻雜有相同的摻雜物元素。

2.如權利要求1所述的半導體存儲器件，其中所述源極區具有的雜質濃度水平大于所述漏極擴展區的雜質濃度水平。

3.如權利要求1或2所述的半導體存儲器件，其中所述源極區形成的深度大于所述漏極擴展區和所述漏極區中任一個的深度。

4.如權利要求1所述的半導體存儲器件，其中延伸有多晶硅圖案，其構成在所述器件隔離區上與所述漏極區緊密鄰近的所述第一和第三MOS晶體管的每一個的柵電極，第一通路塞經由第一硅化層與所述源極區接觸，第二通路塞經由第二硅化層與所述漏極區接觸，第三和第四通路塞分別經由第三和第四硅化層與所述多晶硅電阻元件的第一和第二區接觸，其中所述第二通路塞經由第五硅化層與所述多晶硅圖案的上表面接觸，進而在面向所述多晶硅柵電極的側面與所述多晶硅圖案的側壁表面接觸。