[發明專利]反沖電壓抑制電路

有效

• 申請號: 200810081927.7
• 申請日: 2008-02-22
• 公開（公告）號: CN101515714A
• 公開（公告）日: 2009-08-26
• 發明（設計）人: 肖科;孫江
• 申請（專利權）人: 德信科技股份有限公司
• 主分類號: H02H7/20
• 分類號: H02H7/20;H02H7/10;H02H9/04
• 代理公司: 中國商標專利事務所有限公司
• 代理人: 宋 迎

1.一種反沖電壓抑制電路，其特征在于，包括：一個H橋功率晶體管組、兩個 高速比較器、兩個邏輯電路、兩個控制電路；該H橋功率晶體管組設有四個 輸入控制端、兩個輸出驅動端、一個電源端、一個接地端，該高速比較器設 有一個正輸入端、一個負輸入端與一輸出端，該控制電路設有至少一個邏輯 輸入端、一個邏輯輸出端，該邏輯電路設有至少一個邏輯輸入端、一個邏輯 輸出端；

該H橋功率晶體管組包括：四個功率晶體管、四個二極管；這些功率晶 體管以兩兩串聯后再并聯的結構連結，而在每一功率晶體管的兩端則分別對 應連接一個二極管；每一功率晶體管的另一端則分別對應連接至一個輸入控 制端，而這些功率晶體管串聯的兩個串聯點則分別對應連接至兩個輸出驅動 端；

在該H橋功率晶體管組的兩側，則分別對應設置一個輸出驅動端，并在 該側的上方與下方均設置一個輸入控制端；該H橋功率晶體管組的兩側，則 分別對應設置一個控制電路、一個高速比較器、一個邏輯電路；該反沖電壓 抑制電路是以反饋連接的方式，分別在該H橋功率晶體管組的兩側，來各自 形成對應的一反饋回路；該反饋回路，是將該H橋功率晶體管組一側的該H 橋功率晶體管組的一個輸出驅動端、一個高速比較器、一個邏輯電路與該H 橋功率晶體管組下方的這一輸入控制端依次連接成一回路；

該H橋功率晶體管組的該電源端，均連接至這些高速比較器的負輸入端； 分別在該H橋功率晶體管組的兩側，同一側邊的該H橋功率晶體管組的該輸 出驅動端則連接至所對應的高速比較器的正輸入端，該高速比較器的該輸出 端則連接至所對應的邏輯電路的一個邏輯輸入端，該邏輯電路的該邏輯輸出 端則對應連接至該H橋功率晶體管組下方的輸入控制端，控制電路的邏輯輸 出端則對應連接至同一側邊的該H橋功率晶體管組上方的輸入控制端；

該H橋功率晶體管組的該電源端更設置有一電容，該電容的兩端則分別 連接于該電源端與該接地端；該電源端更設置有一蕭特基二極管，該蕭特基 二極管的兩端則分別連接于該電源端與系統電源；該H橋功率晶體管組的這 兩個輸出驅動端之間則設置有一負載。

2.一種反沖電壓抑制電路，其特征在于，包括：一個H橋功率晶體管組、一個 高速比較器、兩個邏輯電路、兩個控制電路；該H橋功率晶體管組設有四個 輸入控制端、兩個輸出驅動端、一電源端、一接地端，該高速比較器設有兩 個正輸入端、一個負輸入端與兩個輸出端，該控制電路設有至少一個邏輯輸 入端、一個邏輯輸出端，該邏輯電路設有至少一個邏輯輸入端、一個邏輯輸 出端；

該H橋功率晶體管組，包括：四個功率晶體管、四個二極管；這些功率 晶體管分別以兩兩串聯后再并聯的結構連結，而在每一功率晶體管的兩端則 分別對應連接一個二極管；每一功率晶體管的另一端則分別對應連接至一個 輸入控制端，而這些功率晶體管串聯連結的兩個串聯點則分別對應連接至這 兩個輸出驅動端；

在該H橋功率晶體管組的兩側，則分別對應設置一個輸出驅動端，并在 該側的上方與下方均設置一個輸入控制端；該H橋功率晶體管組的兩側，則 分別對應設置一個控制電路、一個邏輯電路；

該H橋功率晶體管組的該電源端，則連接至該高速比較器的負輸入端， 這兩個輸出驅動端則分別對應連接至該高速比較器的這兩個正輸入端；該高 速比較器的這兩個輸出端則分別對應連接至這兩個邏輯電路的這一邏輯輸入 端，這兩個邏輯電路的該邏輯輸出端則分別對應連接至同一側邊的該H橋功 率晶體管組下方的這兩個輸入控制端，該控制電路的該邏輯輸出端則對應連 接至同一側邊的該H橋功率晶體管組上方的該輸入控制端；

該反沖電壓抑制電路是以反饋連接的方式，分別在該H橋功率晶體管組 的兩側，來各自形成對應的一個反饋回路；該反饋回路，是將該H橋功率晶 體管組一側的該H橋功率晶體管組的一個輸出驅動端、高速比較器、一個邏 輯電路與該H橋功率晶體管組下方的這一輸入控制端依次連接成一回路；

該H橋功率晶體管組的該電源端更設置有一電容，該電容的兩端則分別 連接于該電源端與該接地端；該電源端更設置有一蕭特基二極管，該蕭特基 二極管的兩端則分別連接于該電源端與系統電源；該H橋功率晶體管組的這 兩個輸出驅動端之間則設置有一負載。