[發明專利]電荷捕獲型存儲裝置及其制造方法無效
| 申請號: | 200810081587.8 | 申請日: | 2008-03-07 |
| 公開(公告)號: | CN101262014A | 公開(公告)日: | 2008-09-10 |
| 發明(設計)人: | 崔相武;薛光洙;樸祥珍;成政憲 | 申請(專利權)人: | 三星電子株式會社 |
| 主分類號: | H01L29/792 | 分類號: | H01L29/792;H01L29/51;H01L27/115;H01L21/28;H01L21/336;H01L21/8247 |
| 代理公司: | 北京銘碩知識產權代理有限公司 | 代理人: | 郭鴻禧;馮敏 |
| 地址: | 韓國京畿道*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 電荷 捕獲 存儲 裝置 及其 制造 方法 | ||
技術領域
示例實施例涉及一種半導體存儲裝置以及一種制造該半導體存儲裝置的方法。其它示例實施例涉及一種具有阻擋絕緣層的電荷捕獲型存儲裝置和一種制造該電荷捕獲型存儲裝置的方法,其中,所述阻擋絕緣層由同時確保相對高的介電常數和相對大的能帶間隙的材料形成。
背景技術
在半導體存儲裝置中,非易失性存儲裝置是即使電源斷開時也能保存存儲的數據的存儲介質。存儲單元是非易失性半導體存儲裝置中的基本元件,存儲單元的構造可根據非易失性存儲裝置的應用領域而改變。在作為具有增大的容量的非易失性半導體存儲裝置的NAND型閃速存儲裝置中,晶體管的柵極可包括控制柵極和存儲電荷(例如,數據)的浮置柵極,其中,浮置柵極和控制柵極順序堆疊。
在閃速存儲裝置中,為了滿足提高存儲器容量的需求,可以減小存儲單元的尺寸。另外,根據存儲單元尺寸的減小,浮置柵極的高度在垂直方向可被有效地減小。為了減小存儲單元在垂直方向的高度,并同時保持存儲單元的存儲特性(例如,在相對長的時間內保持數據存儲的保持特性),已經提出了具有硅-氧化物-氮化物-氧化物-半導體(SONOS)而不是浮置柵極的半導體存儲裝置或者具有金屬-氧化物-絕緣體-氧化物-半導體(MOIOS)(例如,金屬-氧化物-氮化物-氧化物-半導體(MONOS))的半導體存儲裝置,其中,SONOS由氮化硅層(Si3N4)形成。
另外,正在對半導體存儲裝置領域進行研究。SONOS可以使用硅材料作為控制柵極,MONOS可以使用金屬材料作為控制柵極。MOIOS存儲裝置可以使用電荷捕獲層(例如,氮化硅層(Si3N4))作為存儲電荷的單元,而不是使用浮置柵極。例如,MOIOS存儲裝置可通過利用堆疊結構(ONO)來代替閃速存儲裝置中的存儲單元的堆疊結構來形成,其中,在堆疊結構(ONO)中,氧化物、氮化物和氧化物順序堆疊;在閃速存儲裝置中的存儲單元中,堆疊結構為浮置柵極和浮置柵極上部和下部上的絕緣層。因此,MOIOS存儲裝置的閾值電壓會由于電荷可被氮化物層捕獲而漂移(shift)。
SONOS存儲裝置的傳統結構如下。第一氧化硅層(SiO2)可作為隧道絕緣層形成在源區和漏區之間的半導體基底(例如,在溝道區)上,從而第一氧化硅層的兩端會接觸源區和漏區。第一氧化硅層可為用于使電荷隧穿的層。氮化硅層(Si3N4)可作為電荷捕獲層形成在第一氧化硅層上。氮化硅層可為實質上存儲數據的材料層,而隧穿第一氧化硅層的電荷可被捕獲在氮化硅層中。第二氧化硅層可作為阻擋絕緣層形成在氮化硅層上,其中,阻擋絕緣層阻擋穿過氮化硅層向上運動的電荷。柵電極可形成在第二氧化硅層上。
然而,在具有上述結構的SONOS存儲裝置中,氮化硅層和氧化硅層的介電常數會相對低,氮化硅層中的捕獲點(trap?site)的密度會不足,因而存儲裝置的操作電壓會相對高。此外,在垂直方向和水平方向的數據記錄速度(程序速度)和電荷保持時間會不足。可以使用介電常數大于氧化硅層的介電常數的氧化鋁層(Al2O3)來取代氧化硅層作為阻擋絕緣層,因此,程序速度和保持特性會提高。
氧化鋁層的材料的介電常數可為氧化硅層材料的介電常數的大約兩倍,因此,氧化鋁層的材料的優點在于可提高程序速度。氧化硅(SiO2)的介電常數可為大約3.9,然而,氧化鋁(Al2O3)的介電常數可為大約9。例如,為了提高程序速度,可將相對大的電壓施加到隧道絕緣層。當形成阻擋絕緣層的材料的介電常數增大時,施加的電壓也可增大。由于氧化硅層具有相對小的介電常數,所以在提高程度速度方面不利。
然而,如果使用氧化鋁材料來形成阻擋絕緣層,則由于氧化鋁材料的介電常數是氧化硅材料的介電常數的大約兩倍,所以可施加到隧道絕緣層的電壓會增大,從而程序速度會增大。
另一方面,如果用于形成阻擋絕緣層的材料的介電常數相對大,則在擦除特性方面會有優勢。例如,當使用具有相對大的介電常數的材料時,阻擋絕緣層的物理厚度會增大。另外,當執行擦除操作時,施加到阻擋絕緣層的電壓會減小而施加到隧道絕緣層的電壓增大。如果使用相對厚的阻擋絕緣層或者施加到阻擋絕緣層的電壓相對低,則從柵電極傳輸的電子的數量會減少,從而可提高擦除特性。另外,當施加到隧道絕緣層的電壓相對大時,從基底傳輸的空穴的速度會增大,從而可提高擦除特性。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于三星電子株式會社,未經三星電子株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810081587.8/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





