[發明專利]半導體器件及其制造方法

無效

• 申請號: 200810081232.9
• 申請日: 2008-02-20
• 公開（公告）號: CN101252118A
• 公開（公告）日: 2008-08-27
• 發明（設計）人: 松井聰
• 申請（專利權）人: 恩益禧電子股份有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L23/488;H01L23/498;H01L21/60;H01L21/48
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 關兆輝;陸錦華

技術領域

本發明涉及一種半導體器件和該半導體器件的制造方法，更具體地說，本發明涉及一種包括內插器(interposer)的半導體器件以及制造該半導體器件的方法。

背景技術

最近幾年，封裝內的半導體器件已經致密化，因此，芯片的安裝面積持續減小。在此實現過程中，開發了作為其內封裝了多個芯片的封裝的多芯片模塊。為了進一步提高該MCM的密度，現在開發了三維封裝，其中，通過設置穿過該半導體芯片的貫通電極來層疊半導體芯片(管芯)。

具有通孔的有機襯底通常用作在MCM內安裝半導體的封裝襯底。作為一種選擇，代替該有機襯底，還可以使用具有貫通電極的硅襯底。在硅器件制造線上，比較容易制造該硅襯底，而且可以以高精度處理該硅襯底，因為該硅襯底的制造方法與器件芯片的制造方法相同。當前，較難執行通過硅襯底形成貫通電極的技術。因此，迄今為止，硅襯底還沒有實際用作MCM的封裝襯底。

此外，為了將硅襯底用作MCM內的封裝襯底，該硅襯底必須可以與包括在該MCM內的器件可靠安裝在一起。

降低封裝可靠性的擊穿方式之一是靜電放電(ESD)損傷。ESD損傷是因為該器件的絕緣膜上的瑕疵而破壞器件的絕緣功能。在此，在芯片上累積的電荷通過絕緣膜時形成瑕疵。例如，在互補金屬氧化物半導體(CMOS)器件中，容易產生ESD損傷，因為柵極絕緣膜的擊穿電壓低。因此，包括這種器件的MCM應該具有在組裝過程或者在使用該MCM的過程中不導致ESD損傷的構造。

在模塊充電時，具有較大外表面積的導體累積較多的靜電量。這是因為，由于半導體與該外側形成電容器，所以電荷的累積量與該導體的表面積成正比。在該模塊中采用硅襯底時，硅襯底是其內具有最大導體的導體。因此，在該模塊中，該襯底本身可能是最大電流源。

然而，如果硅襯底沒有貫通電極，則可以對該襯底的整個表面設置厚薄膜。設置這種薄膜可以在具有非常高介質強度的情況下使該硅襯底與布線分離。因此，該硅襯底不導致任何ESD損傷。相反，如果硅襯底具有貫通電極，則難以在其上設置了貫通電極的壁上形成厚絕緣膜。因此，該襯底與導體圖形之間的距離短。因此，因為靜電引起的襯底的高電勢流可能破壞該襯底與布線之間的絕緣。這種現象是由半導體形成的封裝襯底產生的。

第Hei?6-29456號日本未審專利申請公開(專利文獻1)描述的與采用硅襯底的布線襯底相關的技術是公知的。該文獻公開了設置了用于連接多個芯片并用于集中布線外部連接端的貫通電極的半導體布線襯底。安裝半導體布線襯底，以從上覆蓋與朝上形成其表面的元件持平布置的多個芯片。該半導體布線襯底將多個芯片互相連接在一起，而且它包括用于將該襯底與外部端子連接在一起的鍵合焊盤。在該布線襯底的上表面上形成該鍵合焊盤。根據上述文獻，在位于鍵合焊盤與用于將該鍵合焊盤連接到該芯片的連接端之間的半導體布線襯底上，形成在傳統技術中在該芯片內形成的靜電保護電路。

在對不同技術領域的研究做報道的2004年10月份的MES2004(pp.113-116)中Tomonaga?Kobayashi與其他四人編寫的“Theelectrical?transmission?characteristics?of?the?through?electrode?formed?onsilicon”中，對硅襯底上形成的貫通電極的電特性進行了評估。在該文獻描述的評估中，貫通電極安裝在硅襯底的各表面中的特定表面上，而且從該特定表面開始，在該硅襯底的反面上形成雜質擴散層。通過利用電連接該貫通電極和雜質擴散層，將該雜質擴散層的電勢設置為固定電勢，例如，GND電勢和電源電勢。該文獻還報告了通過改變雜質擴散層的電勢檢驗貫通電極的電傳輸特性的實驗與模擬結果。

傳統封裝襯底通常是上面描述的有機襯底。因為該原因，沒有對封裝期間導電封裝襯底對可靠性的影響進行評估。針對該背景技術，為了將硅襯底用作封裝襯底，現在，需要開發一種包括用于消除ESD產生的靜電浪涌的適當器件的構造。這是設計和制造MCM的關鍵問題。

為了解決該問題，可以考慮在專利文獻1描述的硅襯底上設置保護元件。在這種構造中，與在該器件中相同，安裝采用P-N結的保護電路，作為保護元件。由于該保護電路位于該硅襯底上，所以在制造過程中需要多次執行可選擇的離子注入處理。

然而，在將硅襯底用作封裝襯底時，為了使制造過程更容易并防止成本升高，不希望形成P-N結。因此，要求開發一種利用不包括二極管或者晶體管的構造解決該ESD問題的技術。

發明內容