[發明專利]基于存儲器調頁行為關聯非相關進程內線程的方法和系統

有效

• 申請號: 200810081209.X
• 申請日: 2008-02-19
• 公開（公告）號: CN101251811A
• 公開（公告）日: 2008-08-27
• 發明（設計）人: J·M－H·謝;S·P·馬倫;G·F·麥克布瑞爾蒂;J·C·穆里洛
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G06F9/50
• 分類號: G06F9/50;G06F12/08
• 代理公司: 北京市中咨律師事務所
• 代理人: 于靜;李崢

技術領域

本發明一般涉及數據處理系統并且特別涉及內核進程管理。更為特別地，本發明涉及一種用于關聯來自非相關進程的線程的改進的方法、系統和程序產品。

背景技術

典型的個人計算機的存儲器系統包括一個或多個諸如磁盤或光盤之類的非易失性大容量存儲設備和易失性隨機讀取存儲器(RAM)、以及易失性隨機存取存儲器，其可以包括高速緩沖存儲器和較低速率的主存儲器二者。為了提供足夠的用于存儲器映射的輸入/輸出(I/O)的地址以及由操作系統和應用軟件所使用的數據和指令，個人計算機的處理器通常使用包括了比RAM中物理上存在的多得多的地址的虛擬地址空間。由此，為了執行存儲器映射的I/O或為了訪問RAM，處理器將虛擬地址映射到已分配給特定I/O設備的物理地址或RAM內的物理位置。

在PowerPC^TM?RISC體系結構中，虛擬地址空間被分區成許多存儲頁面，其中每個存儲頁面具有被稱為頁表項(PTE)的地址描述符。對應著特定存儲頁面的PTE包含該存儲頁面的虛擬地址和該頁幀的相關聯的物理地址，由此使處理器能夠將該存儲頁面內的任何虛擬地址翻譯成存儲器中的物理地址。由操作系統在存儲器中創建的PTE位于頁表項組(PTEG)中，每個頁表項組(PTEG)可以包含例如多至八個PTE。根據PowerPC^TM體系結構，特定的PTE可以位于主PTEG或次PTEG中的任何一個中的任意位置，主PTEG和次PTEG是通過分別對存儲頁面的虛擬地址執行主和次哈希函數來選擇的。為了改善性能，處理器還包括轉換后備緩沖器(TLB)，其存儲最近被訪問的PTE用于進行快速訪問。

在常規計算機操作系統(OS)中，多個處理器的線程可以共享單一物理處理器。每個進程線程周期性地被處理器執行預定量的時間(常稱為時間片)。然而，活動的進程線程很少在一時鐘周期期間使用現代處理器內的所有多個執行單元。同時多線程(SMT)使多個進程的線程能夠在同一時鐘周期中執行不同的指令，由此使用了否則將被單個進程線程擱置空閑的執行單元。

應用程序常需要來自諸如設備驅動程序或端口監控程序(daemon)之類的另一應用(也稱為“伙伴應用”)或內核進程的協助，以完成一個或多個操作。在某些情況下，伙伴應用或協助內核進程在應用程序被編碼時是未知的，因為應用程序、數據處理系統硬件以及操作系統常常是獨立開發或由不同廠家開發的。當存儲器約束或其它操作條件導致應用程序被調頁(page)進存儲器時，依賴于伙伴應用或協助內核進程的幫助的應用程序常展現出次優的性能，因為伙伴應用/進程將也被以“滯后(lagging)”的方式調頁進存儲器。以“滯后”的方式將伙伴應用/進程調頁進存儲器延遲了執行所協助的應用，所協助的應用在執行路徑上正在等待伙伴應用的調頁(page-in)。

發明內容

所公開的是一種在存儲器調頁行為方面將非相關應用內的相關進程線程連接(tie)到一起的方法、系統和計算機程序產品。在數據處理系統中，第一進程線程與單獨的高等待時間的存儲位置內的一個或多個“伙伴”線程相關。內核基于用戶輸入、線程“調頁”模式、以及/或者這些線程數據結構內的預定義的標識信息來標識該第一線程的一個或多個相關線程。出于存儲器管理調頁的目的，內核用該線程標識信息來將該第一線程與一個或多個相關伙伴線程聚集到一起。因此，第一線程和匹配的相關伙伴線程在相同或相近的執行周期內被調頁進較低等待時間的存儲器，由此消除了針對第一線程的執行延遲，否則第一線程在以滯后的方式將一個或多個伙伴線程從單獨的較高等待時間的存儲位置調頁進較低等待時間的存儲器時將必須進行等待。因此，在存儲器調頁行為方面將來自非相關應用的相關線程連接到一起通過改善存儲器管理而提高了處理器的執行效率。

在以下詳細的書面描述中，本發明的上述內容以及另外的目標、特征和優點將是顯而易見的。

附圖說明

通過參考以下結合附圖來閱讀的說明性實施例的詳細描述，將能最好地理解本發明自身及其優選的使用模式、別的目標、以及優點，在附圖中：

圖1描繪了根據本發明的示例性數據處理系統；

圖2示出了根據本發明的在不同進程內的線程以及相關“伙伴”線程的框圖；

圖3A是根據本發明的、出于存儲器調頁的目的使用內核推導(deduction)來關聯來自非相關應用的相關進程的示例性方法的高層邏輯流程圖；以及

圖3B是根據本發明的、出于存儲器調頁的目的使用可編程用戶接口來把來自非相關應用的相關進程關聯起來的示例性方法的高層邏輯流程圖。

具體實施方式