[發明專利]輸出驅動器電路

無效

• 申請號: 200810080796.0
• 申請日: 2005-01-21
• 公開（公告）號: CN101232281A
• 公開（公告）日: 2008-07-30
• 發明（設計）人: 李東郁
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003;H03K19/0185
• 代理公司: 北京市柳沈律師事務所
• 代理人: 錢大勇

本申請是申請日為2005年1月21日、申請號為200510005594.6、發明名稱為“輸出驅動器電路”的發明專利申請的分案申請。

技術領域

本發明涉及一種輸出驅動器電路，尤其涉及一種當由于過程及溫度條件發生變化而導致電阻和電源電壓發生變化時，能夠防止其轉換速率(slewrate)發生突變，以便其可以廣泛應用于高速接口電路的輸出級上的輸出驅動器電路。

背景技術

半導體設備使用輸出驅動器電路通過輸出端(即，輸出點)將來自其芯片的內部數據輸出到該芯片外部。

這種輸出驅動器電路包括推挽驅動器。推挽驅動器的一個重要功能是控制輸出信號的轉換速率。

“轉換速率”表示輸出信號的電壓電平的變化速率，從而可被認為是電壓對時間的梯度。轉換速率可為上升轉換速率或下降轉換速率。上升轉換速率代表電壓電平從低電平轉變為高電平的輸出電壓的梯度。另一方面，下降轉換速率代表電壓電平從高電平轉變為低電平的輸出電壓的梯度。在更高轉換速率上，輸出電壓的梯度更加陡(sharper)。換言之，輸出電壓的電平在很短時間內突變。在輸出推挽驅動器處于高轉換速率時，產生了大量噪聲電流。為此，這種輸出推挽驅動器不適于高速接口電路的輸出級。

圖1圖示了現有輸出驅動器電路的配置。將參考圖1來描述現有驅動器電路的操作其所涉及到的問題。

圖1顯示了將現有輸出驅動器電路應用于DRAM的實例。如圖1所示，輸出驅動器電路包含預驅動器，其中預驅動器包含：PMOS晶體管P1及NMOS晶體管N1的COMS晶體管，并且其適用于響應輸入數據信號IN來執行切換操作；及另一個包含PMOS晶體管P2及NMOS晶體管N2的CMOS，并且其適用于響應輸入數據信號IN來執行切換操作。輸出驅動器電路還包含：用作上拉元件的PMOS晶體管P0，適用于響應POMS晶體管P1與NMOS晶體管N1之間的輸出節點up上的信號來執行切換操作；及用作下拉元件的NMOS晶體管N0，適用于響應PMOS晶體管P2與NMOS晶體管N2之間的輸出節點dn上的信號來執行切換操作。

現有輸出驅動器電路還包含用于控制其輸出信號的轉換速率的裝置。在所說明的情況中，轉換速率控制裝置包括包含在預驅動器中的電阻R1和R2。根據這種配置，當輸入數據信號IN處于高電平時，PMOS晶體管P1和P2均被關斷，而NMOS晶體管N1與N2均被導通。在這種狀態中，執行電流的放電過程。結果，根據時間常數t1(t1＝(R1+R_N1)×C_up)，在輸出節點up處的電位(potential)(即，電壓Vup)降低到電平VSS。此處，“C_up”代表在輸出節點up上產生的寄生電容，并且“R_N1”代表在其導通狀態下NMOS晶體管N1的通態電阻(on-resistance)。即，由以下表達式來表達電壓Vup的降低：

[表達式1]

Vup＝Vdd×e^-t/t1

根據與電流的放電相關的表達式1，作為驅動元件的PMOS晶體管P0將輸出驅動器電路的輸出端的電壓驅動至電平Vdd。因此，所得的輸出信號具有確定的轉換速率。

類似地，當輸入數據信號IN處于低電平時，NMOS晶體管N1與N2均被關斷，而PMOS晶體管P1與P2均被導通。在此狀態下，執行電流的放電過程。結果，根據時間常數t2(t2＝(R2+R_P2)×C_dn)，在輸出節點dn上的電位(即，電壓Vdn)被上升到電平VDD。此處，“C_down”代表在輸出節點dn上產生的寄生電容，并且“R_P2”代表在其導通狀態下PMOS晶體管P2的通態電阻。即，由以下表達式來表達電壓Vdn的上升：

[表達式2]

Vdn＝Vdd×(1-e^-t/t2)

根據與電流的充電相關的表達式，作為驅動元件的NMOS晶體管N0將輸出驅動器電路的輸出端的電壓驅動至電平Vss。因此，所得的輸出信號具有確定的轉換速率。