[發(fā)明專利]半導(dǎo)體裝置及其制造方法

無效

• 申請?zhí)枺?/td>: 200810074168.1
• 申請日: 2004-06-09
• 公開（公告）號: CN101281892A
• 公開（公告）日: 2008-10-08
• 發(fā)明（設(shè)計(jì)）人: 高尾幸弘
• 申請（專利權(quán)）人: 三洋電機(jī)株式會社
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/485;H01L21/60;H01L21/78
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 陶鳳波

本申請是申請人為三洋電機(jī)株式會社、申請日為2004年6月9日，申請?zhí)枮?00410049398.4、發(fā)明名稱為半導(dǎo)體裝置及其制造方法的中國專利申請的分案申請。

技術(shù)領(lǐng)域

本發(fā)明涉及排列有多個(gè)球狀導(dǎo)電端子的BGA(Ball?Grid?Array)型半導(dǎo)體裝置及其制造方法。

背景技術(shù)

近年來，作為三維安裝技術(shù)或作為新的封裝技術(shù)，CSP(芯片尺寸封裝(Chip?Size?Package))正在受到注目。所謂CSP是指具有和半導(dǎo)體芯片的外形尺寸大致相同尺寸的外形尺寸的小型封裝。

目前，作為CSP的一種有BGA型半導(dǎo)體裝置。該BGA型半導(dǎo)體裝置將由焊料等金屬部件構(gòu)成的多個(gè)球狀導(dǎo)電端子呈格子狀排列在封裝的一個(gè)主面上，并使其與搭載于封裝另一主面上的半導(dǎo)體芯片電連接。

在將該BGA型半導(dǎo)體裝置組裝在電子設(shè)備中時(shí)，通過將各導(dǎo)電端子壓裝在印刷線路板上的配線圖案上，使半導(dǎo)體芯片與搭載于印刷線路板上的外部電路電連接。

這種BGA型半導(dǎo)體裝置與側(cè)部具有突出的引線插頭的SOP(SmallOutline?Package)或QFP(Quad?Flat?Package)等其它CSP型半導(dǎo)體裝置相比，可設(shè)置多個(gè)導(dǎo)電端子，且可小型化。該BGA型半導(dǎo)體裝置具有作為例如搭載于手機(jī)上的數(shù)碼相機(jī)的圖像傳感器芯片的用途。

圖28是表示現(xiàn)有BGA型半導(dǎo)體裝置的概略結(jié)構(gòu)的圖，圖28(A)是該BGA型半導(dǎo)體裝置的表面?zhèn)鹊牧Ⅲw圖。圖28(B)是該BGA型半導(dǎo)體裝置的背面?zhèn)鹊牧Ⅲw圖。

該BGA型半導(dǎo)體裝置101將半導(dǎo)體芯片104介由環(huán)氧樹脂層105a、105a密封在第一及第二玻璃襯底102、103之間。在第二玻璃襯底103的一個(gè)主面上即BGA型半導(dǎo)體裝置101的背面上格子狀配置有多個(gè)導(dǎo)電端子106。該導(dǎo)電端子106介由第二配線110與半導(dǎo)體芯片104連接。在多個(gè)第二配線110上連接有分別自半導(dǎo)體芯片104的內(nèi)部引出的鋁制的第一配線107，進(jìn)行各導(dǎo)電端子106和半導(dǎo)體芯片104的電連接。

下面參照圖29進(jìn)一步詳細(xì)說明該BGA型半導(dǎo)體裝置101的斷面結(jié)構(gòu)。圖29表示沿切割線分割為一個(gè)個(gè)芯片的BGA型半導(dǎo)體裝置101的剖面圖。

在配置于半導(dǎo)體芯片104表面的絕緣膜108上設(shè)有第一配線107。該半導(dǎo)體芯片104利用樹脂層105a和第一玻璃襯底102粘接。該半導(dǎo)體芯片104的背面利用樹脂層105b與第二玻璃襯底103粘接。

第一配線107的一端與第二配線110連接。該第二配線110自第一配線107的一端起在第二玻璃襯底103的表面延伸設(shè)置。在延伸設(shè)置于第二玻璃襯底103上的第二配線110上形成有球狀導(dǎo)電端子106。

上述技術(shù)例如記載于以下的專利文獻(xiàn)1中。

專利文獻(xiàn)1：特表2002-512436號公報(bào)

但是，在上述BGA型半導(dǎo)體裝置101中，由于第一配線107和第二配線110的接觸面積非常小，故有可能在該接觸部分?jǐn)嗑€。第二配線110的分步涂敷也有問題。

發(fā)明內(nèi)容

本發(fā)明的半導(dǎo)體裝置的制造方法包括：將支承襯底粘接在形成有焊盤電極的半導(dǎo)體襯底的第一主面上的工序；形成自所述半導(dǎo)體襯底的第二主面至所述焊盤電極的表面的通孔的工序；在包含所述通孔內(nèi)部的所述半導(dǎo)體襯底的第二主面整個(gè)面上形成絕緣膜的工序；蝕刻所述絕緣膜，除去所述通孔底部的絕緣膜的工序；形成配線層的工序，所述配線層通過所述通孔與所述焊盤電極電連接，且自所述通孔延伸設(shè)置在所述第二主面上；在所述配線層上形成導(dǎo)電端子的工序；將所述半導(dǎo)體襯底分割成多個(gè)半導(dǎo)體芯片的工序。另外，還具有在所述絕緣膜上形成緩沖層的工序。

由此，可防止自半導(dǎo)體芯片的焊盤電極至所述導(dǎo)電端子的配線的斷線或分步敷層的劣化，可得到可靠性高的BGA型半導(dǎo)體裝置。由于導(dǎo)電端子形成于緩沖層上，故可緩和向印刷線路板安裝時(shí)的沖擊，防止半導(dǎo)體裝置的損傷。

導(dǎo)電端子形成于比半導(dǎo)體芯片的第二主面高出緩沖層膜厚的量的位置。由此容易吸收該半導(dǎo)體裝置向印刷線路板安裝時(shí)產(chǎn)生的應(yīng)力，可極大地防止導(dǎo)電端子的損傷。

附圖說明

圖1是說明本發(fā)明實(shí)施例1的半導(dǎo)體裝置的制造方法的剖面圖；

圖2是說明本發(fā)明實(shí)施例1的半導(dǎo)體裝置的制造方法的剖面圖；

圖3是說明本發(fā)明實(shí)施例1的半導(dǎo)體裝置的制造方法的剖面圖；

圖4是說明本發(fā)明實(shí)施例1的半導(dǎo)體裝置的制造方法的剖面圖；

圖5是說明本發(fā)明實(shí)施例1的半導(dǎo)體裝置的制造方法的剖面圖；