[發明專利]再現存儲器錯誤的系統和方法

無效

• 申請號: 200810074065.5
• 申請日: 2008-02-21
• 公開（公告）號: CN101251817A
• 公開（公告）日: 2008-08-27
• 發明（設計）人: 阿部崇
• 申請（專利權）人: 日本電氣株式會社
• 主分類號: G06F11/34
• 分類號: G06F11/34;G06F12/16
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 朱進桂

技術領域

本發明涉及一種用于記錄存儲器錯誤模式(error?pattern)的系統和方法，更具體地，涉及一種用于記錄存儲器錯誤模式的系統和方法，其中存儲了在存儲器和存儲器控制器之間的存取內容。

背景技術

在諸如服務器之類的信息處理設備的主存儲器中使用的存儲器件由半導體器件形成，所述半導體器件在制造時可能存在缺陷。在交付測試中去除了由于缺陷必然引起錯誤的存儲器件或其中通過簡單測試引起錯誤的存儲器件。然而，有時錯誤地交付了其中只在特定存取模式下才引起錯誤的存儲器件。在這種存儲器件中，存在這樣的情況：當經過長期使用而在各種模式下存取所述存儲器件時，在使用狀態中引起錯誤。在這種情況下，由于無再現性而無法發現其原因，并且在另一種情況下，只有當長時間執行特定的測試程序時才引起所述錯誤，使得分析比較困難。

為此原因，需要一種改善只在特定存取模式中發生的錯誤的再現性的方法。

結合以上描述，在日本專利申請公開(JP-A-Showa?60-045853)中公開了歷史診斷方法。根據該現有技術，積聚了地址數據和時間數據。

日本專利申請公開(JP-A-Heisei?05-053929)中公開了一種具有故障數據存儲功能的中央處理單元。具有故障數據存儲功能的所述中央處理單元具有：跟蹤數據存儲單元，用于將所存取的主存儲器件的地址和數據存儲在其中，以及存儲器存取跟蹤控制電路，用于控制所述跟蹤數據存儲器的讀取/寫入。

日本專利申請公開(JP-A-Heisei?11-212835)公開了一種用于提取存儲器改寫數據的電子計算機和存儲器控制單元。根據該傳統技術，在計算機中，用于解碼和執行存儲器中的程序代碼的CPU、用于在其中存儲存儲器改寫數據和過程相關數據的高速存儲器件、以及用于監測將數據改寫到存儲器中的存儲器控制單元與用于這些器件間的數據傳輸的系統總線相連。在所述高速存儲器件中存儲的存儲器改寫數據包括寫入前的緩沖數據(如CPU標識符、寫入地址、存儲器內容等)、過程切換前的有效地址、定時器值和附加數據(如過程ID等)。

發明內容

本發明的目的是提出一種用于再現存儲器錯誤的系統和方法，其中當錯誤發生時，可以在存儲器中記錄存儲器和存儲器控制器之間的存取內容(存取模式)，并且可以再現存取模式。

在本發明的典型方案中，一種信息處理設備包括：具有存儲區域的非易失性存儲區域；主控制器，配置用于將對于主存儲器的存取模式存儲在所述非易失性存儲區域中，配置用于當在主存儲器中檢測到錯誤時，結束存取模式的存取，以及配置用于基于在所述非易失性存儲區域中存儲的所述存取模式來存取所述主存儲器。所述主控制器包括：主存儲器控制單元，配置用于基于所述存取模式存取所述主存儲器；非易失性存儲器控制單元，配置用于在所述非易失性存儲區域中存儲所述存取模式的數據；以及主控制單元，配置用于向所述主存儲器控制單元和所述非易失性存儲器控制單元傳輸針對所述主存儲器的存取模式。

在本發明的另一典型方案中，一種用于再現主存儲器中的錯誤的方法包括：將對于主存儲器的存取模式存儲在非易失性存儲區域中；當在所述主存儲器中檢測到錯誤時，停止在所述非易失性存儲區域中存儲下一個所述存取模式；以及當在所述主存儲器中檢測到所述錯誤時，基于所存儲的存取模式來存取所述主存儲器。

附圖說明

根據以下結合附圖對特定典型實施例的以下描述，本發明的以上和其他目的、優點和特征將變得更加清楚，其中：

圖1是示出了通用計算機結構的示意性方框圖；

圖2是示出了其中存儲了對于主存儲器的存取模式的計算機的示意性方框圖；

圖3是示出了根據本發明第一典型實施例的信息處理系統中的存儲器控制器結構的示意性方框圖；

圖4是示出了在發生錯誤時存儲存儲器存取模式的操作的流程圖；

圖5是示出了在非易失性存儲區域中存儲的存儲器存取模式的內容的圖；

圖6A至6C是示出了非易失性存儲區域中的存儲順序示例的圖；以及

圖7是示出了根據本發明第二典型實施例的信息處理系統中的存儲器控制器結構的示意性方框圖。

具體實施方式

在下文中，將參考附圖詳細描述根據本發明典型實施例的信息處理系統。