[發明專利]視頻圖像旋轉系統

有效

• 申請號: 200810070484.1
• 申請日: 2008-01-18
• 公開（公告）號: CN101489053A
• 公開（公告）日: 2009-07-22
• 發明（設計）人: 李祺
• 申請（專利權）人: 福建星網銳捷通訊股份有限公司
• 主分類號: H04N5/44
• 分類號: H04N5/44;H04N7/01;G09G5/00;G09G5/373
• 代理公司: 廈門市新華專利商標代理有限公司
• 代理人: 翁素華

【技術領域】

本發明是關于一種顯示設備或顯示信號的方法，特別是指一種視頻圖像旋轉系統。

【背景技術】

FPGA(Field?Programmable?Gate?Array)即現場可編程門陣列，作為專用集成電路(ASIC)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。FPGA的使用非常靈活，同一片FPGA通過不同的編程數據可以產生不同的電路功能。FPGA在通信、數據處理、網絡、儀器、工業控制、軍事和航空航天等眾多領域得到了廣泛應用。

如圖1所示，現有的在顯示器上顯示的圖像的內部數據流向為直接從模擬視頻輸入接口1直接輸入模擬視頻輸出接口10。在某些特殊應用領域，有時為了得到更好的顯示效果，需要將顯示器正交旋轉顯示。例如：原橫縱比例為16∶9的顯示器，為了在縱向能夠顯示更多的信息，將該顯示器順時針或逆時針旋轉90°，變為9∶16顯示模式。當顯示器順時針或逆時針旋轉顯示后，假如輸入的圖像信號仍遵循原有的數據流向方式，即保持不變，那么我們所看到的就是順時針或逆時針旋轉90°的圖像，這樣是無法滿足觀看需求的。

【發明內容】

本發明所要解決的技術問題在于提供一種視頻圖像旋轉系統，將原輸入的視頻圖像根據顯示器旋轉的方向進行相應的旋轉后輸出，以適應最終顯示器顯示的需要。

本發明是通過以下技術方案解決上述技術問題的：一種視頻圖像旋轉系統，包括模擬視頻輸入接口與模擬視頻輸出接口，原始視頻輸入信號接入所述模擬視頻輸入接口，模擬視頻輸出接口輸出的視頻信號接入顯示設備，還包括一連接于模擬視頻輸入接口與模擬視頻輸出接口之間的圖像處理裝置，所述圖像處理裝置包括視頻解碼器、現場可編程門陣列芯片、第一靜態存儲器、第二靜態存儲器，以及視頻編碼器，

模擬視頻輸入接口經過視頻解碼器將模擬信號轉化為ITU656格式的數字圖像信號輸入現場可編程門陣列芯片，現場可編程門陣列芯片將輸入的數字視頻信號內容根據奇偶場的內容分別存入芯片外的第一靜態存儲器以及第二靜態存儲器中，在現場可編程門陣列芯片內部產生的同步信號的作用下，現場可編程門陣列芯片再由芯片外的第一靜態存儲器以及第二靜態存儲器將圖形數據根據旋轉后的座標映射成相應的地址讀出，添加上同步頭信號后打包成為標準的ITU-656數據格式輸出至視頻編碼器，視頻編碼器再將接收到的ITU-656數字視頻信號轉化成模擬視頻信號輸出給模擬視頻輸出接口，完成一次視頻圖像的旋轉處理過程，

所述現場可編程門陣列芯片軟件模塊包括鎖相環時鐘模塊；同步信號分離模塊；主邏輯模塊；靜態存儲器控制模塊，

所述鎖相環時鐘模塊：為現場可編程門陣列芯片內部自帶的硬件模塊，將輸入的27MHz系統時鐘鎖相變換后產生2個時鐘輸出，其一為與輸出圖像數據同步的同步點時鐘，其二為27MHz四倍頻后的108MHz時鐘作為靜態存儲器控制模塊的時鐘輸入；

所述同步信號分離模塊：模擬視頻輸入接口經過視頻解碼器轉化的ITU656格式的數字圖像信號內嵌有行場同步信號，該模塊將該行場同步信號由數據包內分離出來，然后提供給主邏輯模塊作為同步基準信號，并同時針對每一幀圖像內的行場同步信號進行計數，通過計數判別此時輸入圖像的制式為pal或ntsc制，并將該信號提供予主邏輯模塊；

主邏輯模塊：同步信號分離模塊通知當前為pal或ntsc制式的信號，主邏輯模塊將輸出信號格式配置為相應的模式(pal或ntsc)，同時在奇偶場信號的同步下，將輸出信號格式與輸入信號格式對齊。讀取時按照圖像旋轉后的座標進行地址映射，讀出的就是經過旋轉后的圖像數據。主邏輯模塊通過操作靜態存儲器控制模塊對片外靜態存儲器芯片進行讀寫操作，

靜態存儲器控制模塊在108MHz主時鐘的控制下生成片外第一靜態存儲器及第二靜態存儲器的讀寫操作時序。

本發明進一步具體為：

所述主邏輯模塊若接收pal制式信號，輸出為pal制式，若接收到ntsc制式信號，則輸出ntsc制式。

所述主邏輯模塊在奇數場信號時將輸入的場圖像數據寫入第一靜態存儲器，同時由第二靜態存儲器中讀取圖像數據，當偶數場信號時將輸入的圖像數據寫入第二靜態存儲器，同時由第一靜態存儲器讀出圖像數據，如此往復操作。