[發明專利]處理器與BOOT FLASH間的連接裝置及實現方法

有效

• 申請號: 200810068466.X
• 申請日: 2008-07-11
• 公開（公告）號: CN101324868A
• 公開（公告）日: 2008-12-17
• 發明（設計）人: 王鳳彬
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 深圳市永杰專利商標事務所
• 代理人: 曹建軍

1.一種處理器與BOOT?FLASH間的連接裝置，其特征在于，該裝置包括：總線邏輯處理單元、控制單元、成功啟動寄存器；

所述成功啟動寄存器，用于存儲BOOT?FLASH的啟動標識；

所述控制單元，用于監測所述啟動標識，據此判斷BOOT?FLASH是否成功啟動，若啟動成功，則向總線邏輯處理單元發送直接傳遞總線信號的控制信號；若啟動失敗，則向總線邏輯處理單元發送對總線中的數據總線信號進行按字節序反轉處理后再進行傳遞的控制信號；

所述總線邏輯處理單元，采用默認的連接方式與所述處理器相連，并根據BOOT?FLASH的字節序采用相應的連接方式與BOOTFLASH相連，根據所述控制信號對處理器和BOOT?FLASH間的總線信號進行處理和傳遞，具體為：

若啟動成功，則所述總線邏輯處理單元繼續在處理器和BOOTFLASH之間直接傳遞總線信號；若啟動失敗，則總線邏輯處理單元先將處理器的總線中的數據總線信號按照字節序反轉，再進行總線信號的傳遞。

2.如權利要求1所述的處理器與BOOT?FLASH間的連接裝置，其特征在于，所述控制單元還用于在對所述數據總線進行按字節序反轉處理后，向所述處理器發送復位信號，提示該處理器進行復位。

3.一種如權利要求1所述連接裝置的實現方法，其特征在于，包括以下步驟：

(1)本裝置的總線邏輯處理單元采用默認的連接方式與處理器的總線相連，并根據BOOT?FLASH的字節序采用相應的連接方式與BOOT?FLASH相連，將處理器的總線信號直接傳遞給BOOT?FLASH，不作任何處理；

(2)本裝置的控制單元根據成功啟動寄存器中的啟動標識判斷BOOT?FLASH是否成功啟動，若啟動成功，則所述總線邏輯處理單元繼續在處理器和BOOT?FLASH之間直接傳遞總線信號，不作任何處理；若啟動失敗，則總線邏輯處理單元先將處理器的總線中的數據總線信號按照字節序反轉，再進行總線信號的傳遞。

4.如權利要求3所述的連接裝置的實現方法，其特征在于，所述步驟(2)中還包括：在將所述數據總線信號按照字節序反轉后，向所述處理器發送復位信號，提示該處理器進行復位。

5.如權利要求3或4所述的連接裝置的實現方法，其特征在于，所述步驟(1)中默認的連接方式為大端連接方式或者小端連接方式。

6.如權利要求3或4所述的連接裝置的實現方法，其特征在于，所述處理器的字節序為大端字節序或者小端字節序。