[發明專利]支持異步傳輸的陣列處理系統及其時鐘管理方法

無效

• 申請號: 200810068128.6
• 申請日: 2008-06-27
• 公開（公告）號: CN101320362A
• 公開（公告）日: 2008-12-10
• 發明（設計）人: 戴鵬;王新安;魏來;劉彥亮;黃維;周丹;葉兆華
• 申請（專利權）人: 北京大學深圳研究生院
• 主分類號: G06F15/173
• 分類號: G06F15/173;G06F1/32
• 代理公司: 深圳創友專利商標代理有限公司
• 代理人: 郭燕

技術領域

本發明涉及集成電路設計領域，尤其是一種支持異步傳輸的陣列處理系統及其時鐘管理方法。

背景技術

陣列處理系統是為了應對任務處理性能的不斷提高和任務算法的快速變化而出現的，片上網絡互聯的處理器陣列具有更加靈活的資源調度能力。通過并行的執行程序，處理能力得以提高。在陣列系統和片上網絡的設計中，功耗是非常突出的設計挑戰。這些芯片系統的設計規模非常大，在陣列處理能力提高的同時，功耗的管理成為了設計的難點，已有的同步時鐘方案難以控制快速增長的功耗。尤其在深亞微米設計中，高頻時鐘產生的功耗占很大的比重。在一些典型的深亞微米設計中時鐘的功耗占設計總功耗的40％-60％。對于全同步的超大規模設計，時鐘傳播分配電路需要消耗大量功耗和電路面積，給設計帶來困難。

發明內容

本發明的主要目的就是解決現有技術中的問題，提供一種支持異步傳輸的陣列處理系統，它能夠有效降低集成電路功耗。

本發明的另一目的就是提供一種全局異步局部同步的時鐘管理方法，用于該陣列處理系統，能實現有效的功耗控制。

為實現上述目的，本發明采用以下技術方案：

一種支持異步傳輸的陣列處理系統，包括互聯的至少一對數據發送方和數據接收方，所述數據發送方和數據接收方都分別包括為其自身提供時鐘的時鐘電路，所述數據發送方和數據接收方之間按照異步通信方式收發數據。

優選地：

所述數據接收方包括數據輸入緩存裝置，所述數據輸入緩存裝置的數據寫入端采用所述數據發送方的時鐘，所述數據輸入緩存裝置的數據讀出端采用所述數據接收方的時鐘。

所述數據發送方也包括數據輸入緩存裝置，所述時鐘電路包括時鐘發生器和任務強度檢測模塊，所述任務強度檢測模塊的輸出端與所述時鐘發生器相連，為所述時鐘發生器提供時鐘配置信息，控制所述時鐘發生器的工作。

所述任務強度檢測模塊的檢測端至少與其所在方的數據輸入緩存裝置相連，用于檢測所述數據輸入緩存裝置的緩存狀態，并根據檢測結果向所述時鐘發生器提供時鐘配置信息，控制所述時鐘發生器的時鐘頻率。

所述緩存狀態選自下列內容：緩存空、緩存將空、緩存半滿、緩存將滿、緩存滿、特定數目的存儲狀態閾值以及緩存中的真實數據量。

所述數據發送方的任務強度檢測模塊的檢測端分別與所述數據接收方的數據輸入緩存裝置的滿信號輸出端、恢復信號輸出端和所述數據發送方的數據輸入緩存裝置的空信號輸出端、數據負載強度信號輸出端相連；所述任務強度檢測模塊在檢測到所述滿信號時，控制所述數據發送方的時鐘發生器停止工作；所述任務強度檢測模塊在檢測到所述恢復信號時，控制所述數據發送方的時鐘發生器重新工作；所述任務強度檢測模塊在檢測到所述空信號時，控制所述數據發送方的時鐘發生器停止工作；所述任務強度檢測模塊在檢測到特定強度的數據負載時，根據負載強度動態調整時鐘發生器的時鐘頻率。

所述數據輸入緩存裝置為異步先入先出緩存器。

所述數據發送方為處理單元或通信節點，所述數據接收方為處理單元或通信節點。

一種全局異步局部同步的時鐘管理方法，用于支持異步傳輸的陣列處理系統，包括如下步驟：

A1、為陣列處理系統中的各個處理單元配置獨立的時鐘域；

B1、各個處理單元按照其各自所屬時鐘域的時鐘運行，且所述處理單元之間按照異步通信方式收發數據。

優選地：

所述步驟A1之后還包括對各個處理單元的時鐘進行調整的過程，其包括以下步驟：

A11、對各個處理單元的當前任務強度進行檢測；

A12、根據檢測結果生成時鐘配置信息；

A13、根據相應的時鐘配置信息調整處理單元的時鐘振蕩頻率。

各處理單元設置有數據輸入緩存裝置，所述步驟A11中，所述當前任務強度的檢測通過讀取和判斷所述數據輸入緩存的緩存狀態來實現。

本發明有益的技術效果是：

本發明中，各處理單元均設置了提供獨立時鐘的時鐘電路并按照其獨立時鐘運行，各處理單元之間按照異步通信方式收發數據，各處理單元內部工作在同一時鐘頻率下，同時，還對連接處理單元的通信節點設置提供獨立時鐘的時鐘電路，通過對各處理單元和通信節點設置不同的時鐘域，本發明陣列處理系統支持全局異步局部同步的時鐘方案，這樣，各處理單元和通信節點均可按照與其工作任務相適應的時鐘頻率進行工作，從而達到有效降低功耗的目的。