[發(fā)明專利]一種片上網(wǎng)絡(luò)芯片

無效

• 申請?zhí)枺?/td>: 200810066135.2
• 申請日: 2008-03-21
• 公開（公告）號(hào): CN101252515A
• 公開（公告）日: 2008-08-27
• 發(fā)明（設(shè)計(jì)）人: 焦玉中;王新安;戴鵬
• 申請（專利權(quán)）人: 北京大學(xué)深圳研究生院
• 主分類號(hào): H04L12/56
• 分類號(hào): H04L12/56
• 代理公司: 深圳創(chuàng)友專利商標(biāo)代理有限公司
• 代理人: 郭燕

技術(shù)領(lǐng)域

本發(fā)明涉及一種片上網(wǎng)絡(luò)芯片(Network?On?Chip，簡稱NOC)。

背景技術(shù)

隨著微電子技術(shù)的快速發(fā)展，芯片設(shè)計(jì)也發(fā)生了翻天覆地的變化。從專用集成電路(Application?Specific?Integrated?Circuit，簡稱ASIC)到片上系統(tǒng)(System?On?Chip，簡稱SOC)，又到近年來的NOC，芯片的集成度越來越高，單個(gè)芯片不僅可以實(shí)現(xiàn)一個(gè)小系統(tǒng)的功能，而且可以實(shí)現(xiàn)復(fù)雜系統(tǒng)的功能。單芯片處理能力的增加除了受到微電子工藝技術(shù)發(fā)展的影響之外，還得益于芯片體系架構(gòu)的變化。ASIC主要側(cè)重于模塊功能，而SOC已發(fā)展成為基于標(biāo)準(zhǔn)總線的體系架構(gòu)。但隨著功能處理單元的增多，基于總線的SOC設(shè)計(jì)越來越困難，主要問題是總線架構(gòu)的通信能力不足，已趕不上當(dāng)代通信、多媒體等系統(tǒng)發(fā)展的需求。NOC借鑒計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)，在單個(gè)芯片上構(gòu)筑一個(gè)完整的網(wǎng)絡(luò)，將各個(gè)處理單元連接起來，結(jié)合不同處理單元的并行或流水處理方法，并充分發(fā)揮網(wǎng)絡(luò)的并行通信功能，使芯片的數(shù)據(jù)處理能力取得大幅提升。

現(xiàn)在，微電子技術(shù)已進(jìn)入深亞微米時(shí)代，正朝向納米工藝發(fā)展。可以預(yù)見，未來芯片的集成度和工作頻率還會(huì)繼續(xù)提高，基于網(wǎng)絡(luò)的NOC芯片也不能例外。現(xiàn)有的NOC芯片都采用表面硅工藝技術(shù)，各個(gè)電路模塊平面分布。即：在一個(gè)平面內(nèi)分布有很多處理器，各個(gè)處理器通過該平面內(nèi)的網(wǎng)絡(luò)連線進(jìn)行通訊。現(xiàn)有的NOC芯片中只有一個(gè)平面網(wǎng)絡(luò)。但隨著NOC芯片中網(wǎng)絡(luò)連線的增長，以及因工作頻率增加而帶來的信號(hào)波長的變短，芯片內(nèi)部連線的物理模型越來越近似于天線，不但會(huì)干擾其它連線上的信號(hào)，還極容易受到其它信號(hào)的干擾，信號(hào)的完整性將會(huì)成為一個(gè)挑戰(zhàn)。

發(fā)明內(nèi)容

本發(fā)明就是為了克服以上的不足，提出了一種干擾較少的片上網(wǎng)絡(luò)芯片。

本發(fā)明的技術(shù)問題通過以下的技術(shù)方案予以解決：一種片上網(wǎng)絡(luò)芯片，在一個(gè)芯片內(nèi)部設(shè)有至少兩個(gè)層，每層內(nèi)設(shè)有至少一個(gè)處理單元和一個(gè)互連節(jié)點(diǎn)，所述片上網(wǎng)絡(luò)芯片還包括層間總線，所述層間總線兩端分別與互連節(jié)點(diǎn)相連，所述處理單元和互連節(jié)點(diǎn)相連，各層處理單元間通過互連節(jié)點(diǎn)和層間總線進(jìn)行通訊。

優(yōu)選地，每層內(nèi)的處理單元和互連節(jié)點(diǎn)分別有至少兩個(gè)，各個(gè)處理單元間通過層內(nèi)總線與互連節(jié)點(diǎn)相連，各個(gè)互連節(jié)點(diǎn)間通過層內(nèi)總線相連。

所述互連節(jié)點(diǎn)為開關(guān)或路由器。

所述層間總線是單向傳輸總線或雙向傳輸總線。

本發(fā)明與現(xiàn)有技術(shù)對比的有益效果是：本發(fā)明在芯片內(nèi)部設(shè)置了多層，并通過層間總線使各層的處理單元能夠相互通訊，從而可構(gòu)成一個(gè)龐大的三維的片上網(wǎng)絡(luò)結(jié)構(gòu)。本發(fā)明的片上網(wǎng)絡(luò)芯片能大量減少處理單元間的連線數(shù)量和長度，減少連線間的干擾，減少其它信號(hào)對連線的干擾，保證處理單元間的信號(hào)的完整性，通訊效率高。本發(fā)明的片上網(wǎng)絡(luò)芯片創(chuàng)造性地提出了芯片內(nèi)多層的結(jié)構(gòu)，更可減小芯片面積，降低芯片的成本，而且實(shí)現(xiàn)起來也更為容易。

附圖說明

圖1是本發(fā)明具體實(shí)施方式一的結(jié)構(gòu)示意圖；

圖2是本發(fā)明具體實(shí)施方式二的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面通過具體的實(shí)施方式并結(jié)合附圖對本發(fā)明做進(jìn)一步詳細(xì)說明。

具體實(shí)施方式一

如圖1所示，一種片上網(wǎng)絡(luò)芯片，在芯片內(nèi)部設(shè)有第一層1和第二層2，第一層1和第二層2分別表示芯片的兩個(gè)物理層(即兩個(gè)電路層)。第一層1內(nèi)設(shè)有第一處理單元14和第一互連節(jié)點(diǎn)13，第二層2內(nèi)也設(shè)有第二處理單元24和第二互連節(jié)點(diǎn)23，所述片上網(wǎng)絡(luò)芯片還包括層間總線6。層間總線6兩端分別與第一互連節(jié)點(diǎn)13和第二互連節(jié)點(diǎn)23相連，第一處理單元14和第一互連節(jié)點(diǎn)13相連，第二處理單元24和第二互連節(jié)點(diǎn)23相連。第一處理單元14和第二處理單元24間通過第一互連節(jié)點(diǎn)13、層間總線6和第二互連節(jié)點(diǎn)23通訊。所述第一互連節(jié)點(diǎn)13和第二互連節(jié)點(diǎn)23一起可以控制第一處理單元14和第二處理單元24間的通訊，如：對信號(hào)進(jìn)行分組過濾、分組轉(zhuǎn)發(fā)、優(yōu)先級(jí)選擇、復(fù)用、加密、壓縮等。