[發明專利]一種片上網絡芯片

無效

• 申請號: 200810066135.2
• 申請日: 2008-03-21
• 公開（公告）號: CN101252515A
• 公開（公告）日: 2008-08-27
• 發明（設計）人: 焦玉中;王新安;戴鵬
• 申請（專利權）人: 北京大學深圳研究生院
• 主分類號: H04L12/56
• 分類號: H04L12/56
• 代理公司: 深圳創友專利商標代理有限公司
• 代理人: 郭燕

技術領域

本發明涉及一種片上網絡芯片(Network?On?Chip，簡稱NOC)。

背景技術

隨著微電子技術的快速發展，芯片設計也發生了翻天覆地的變化。從專用集成電路(Application?Specific?Integrated?Circuit，簡稱ASIC)到片上系統(System?On?Chip，簡稱SOC)，又到近年來的NOC，芯片的集成度越來越高，單個芯片不僅可以實現一個小系統的功能，而且可以實現復雜系統的功能。單芯片處理能力的增加除了受到微電子工藝技術發展的影響之外，還得益于芯片體系架構的變化。ASIC主要側重于模塊功能，而SOC已發展成為基于標準總線的體系架構。但隨著功能處理單元的增多，基于總線的SOC設計越來越困難，主要問題是總線架構的通信能力不足，已趕不上當代通信、多媒體等系統發展的需求。NOC借鑒計算機網絡技術，在單個芯片上構筑一個完整的網絡，將各個處理單元連接起來，結合不同處理單元的并行或流水處理方法，并充分發揮網絡的并行通信功能，使芯片的數據處理能力取得大幅提升。

現在，微電子技術已進入深亞微米時代，正朝向納米工藝發展。可以預見，未來芯片的集成度和工作頻率還會繼續提高，基于網絡的NOC芯片也不能例外。現有的NOC芯片都采用表面硅工藝技術，各個電路模塊平面分布。即：在一個平面內分布有很多處理器，各個處理器通過該平面內的網絡連線進行通訊。現有的NOC芯片中只有一個平面網絡。但隨著NOC芯片中網絡連線的增長，以及因工作頻率增加而帶來的信號波長的變短，芯片內部連線的物理模型越來越近似于天線，不但會干擾其它連線上的信號，還極容易受到其它信號的干擾，信號的完整性將會成為一個挑戰。

發明內容

本發明就是為了克服以上的不足，提出了一種干擾較少的片上網絡芯片。

本發明的技術問題通過以下的技術方案予以解決：一種片上網絡芯片，在一個芯片內部設有至少兩個層，每層內設有至少一個處理單元和一個互連節點，所述片上網絡芯片還包括層間總線，所述層間總線兩端分別與互連節點相連，所述處理單元和互連節點相連，各層處理單元間通過互連節點和層間總線進行通訊。

優選地，每層內的處理單元和互連節點分別有至少兩個，各個處理單元間通過層內總線與互連節點相連，各個互連節點間通過層內總線相連。

所述互連節點為開關或路由器。

所述層間總線是單向傳輸總線或雙向傳輸總線。

本發明與現有技術對比的有益效果是：本發明在芯片內部設置了多層，并通過層間總線使各層的處理單元能夠相互通訊，從而可構成一個龐大的三維的片上網絡結構。本發明的片上網絡芯片能大量減少處理單元間的連線數量和長度，減少連線間的干擾，減少其它信號對連線的干擾，保證處理單元間的信號的完整性，通訊效率高。本發明的片上網絡芯片創造性地提出了芯片內多層的結構，更可減小芯片面積，降低芯片的成本，而且實現起來也更為容易。

附圖說明

圖1是本發明具體實施方式一的結構示意圖；

圖2是本發明具體實施方式二的結構示意圖。

具體實施方式

下面通過具體的實施方式并結合附圖對本發明做進一步詳細說明。

具體實施方式一

如圖1所示，一種片上網絡芯片，在芯片內部設有第一層1和第二層2，第一層1和第二層2分別表示芯片的兩個物理層(即兩個電路層)。第一層1內設有第一處理單元14和第一互連節點13，第二層2內也設有第二處理單元24和第二互連節點23，所述片上網絡芯片還包括層間總線6。層間總線6兩端分別與第一互連節點13和第二互連節點23相連，第一處理單元14和第一互連節點13相連，第二處理單元24和第二互連節點23相連。第一處理單元14和第二處理單元24間通過第一互連節點13、層間總線6和第二互連節點23通訊。所述第一互連節點13和第二互連節點23一起可以控制第一處理單元14和第二處理單元24間的通訊，如：對信號進行分組過濾、分組轉發、優先級選擇、復用、加密、壓縮等。